fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

為什么PCB上的單端阻抗控制50歐姆

　　很多剛接觸阻抗的人都會(huì)有這個(gè)疑問(wèn)，為什么常見的板內(nèi)單端走線都是默認(rèn)要求按照50歐姆來(lái)管控而不是40歐姆或者60歐姆?這是一個(gè)看似簡(jiǎn)單但又不好回答的問(wèn)題。在寫這篇文章前我們也查找了很多資料，其中最有知名度的是Howard Johnson, PhD關(guān)于此問(wèn)題的答復(fù)，相信很多人都有看過(guò)。　　為什么說(shuō)不好回答呢?信號(hào)完整性問(wèn)題本身就是一個(gè)權(quán)衡取舍的問(wèn)題，所以在業(yè)內(nèi)最著名的一句話也就是："It depends……" 這就是沒有標(biāo)準(zhǔn)答案，仁者見仁智者見智的一個(gè)問(wèn)題。今天高速先生也就這個(gè)
關(guān)鍵字： PCB 單端阻抗

深入淺出講解PCB設(shè)計(jì)中的電源壓降

　　在PCB設(shè)計(jì)中，電源是不可忽略的一個(gè)話題，尤其是現(xiàn)在很多產(chǎn)品的電源電壓越來(lái)越低，電流越來(lái)越大，動(dòng)輒幾百安培，所以現(xiàn)在大家對(duì)電源完整性也就越來(lái)越關(guān)注，這篇重點(diǎn)講下電源壓降的一些問(wèn)題?！　±碚撋蟻?lái)講，計(jì)算壓降，應(yīng)用到的應(yīng)該是初中的物理知識(shí)，電源壓降<v*tolerance=i*r(直流電阻)，可以說(shuō)是非常簡(jiǎn)單了。減小壓降方法也是眾所周知，只要減小電源路徑及回流路徑上的直流阻抗就好。所以在pcb設(shè)計(jì)的時(shí)候，layout工程師肯定經(jīng)常聽到下面的要求：< p="">　　“X
關(guān)鍵字： PCB

Microchip推出基于PolarFire? FPGA的解決方案，可實(shí)現(xiàn)功耗最低，體積最小的4K視頻和圖像應(yīng)用

　　為了確保系統(tǒng)能夠捕獲和顯示信息及高分辨率圖像，當(dāng)今的視頻和圖像處理需要開發(fā)復(fù)雜的計(jì)算機(jī)算法。由于設(shè)計(jì)人員需要高性能計(jì)算、存儲(chǔ)及連接資源來(lái)實(shí)現(xiàn)細(xì)節(jié)豐富、生動(dòng)的高分辨率圖像，現(xiàn)場(chǎng)可編程門陣列(FPGA)可執(zhí)行數(shù)千個(gè)任務(wù)，同時(shí)確保數(shù)據(jù)吞吐量最大化，成為實(shí)現(xiàn)上述目標(biāo)的最佳平臺(tái)。Microchip Technology Inc.(美國(guó)微芯科技公司)推出的全新PolarFire? FPGA圖像和視頻解決方案支持高達(dá)4K的分辨率，其體積小巧，功耗極低，可廣泛用于各種圖像和視頻應(yīng)用，相比業(yè)界其他技術(shù)有著顯著的
關(guān)鍵字： Microchip FPGA

基于FPGA的車牌識(shí)別系統(tǒng)

車牌識(shí)別主要包括車牌定位檢測(cè)、字符分割和字符識(shí)別三個(gè)部分，現(xiàn)有的車牌識(shí)別系統(tǒng)都依托于類似OpenCV這樣的軟件平臺(tái)，實(shí)際安裝操作非常麻煩，沒有一個(gè)專用的處理器來(lái)實(shí)現(xiàn)車牌識(shí)別功能，針對(duì)這一現(xiàn)狀，我們?cè)O(shè)計(jì)了基于紫光PGT180H芯片的車牌識(shí)別系統(tǒng)，利用FPGA的靈活性和高速并行的特點(diǎn)，實(shí)現(xiàn)了車牌識(shí)別的功能，并在紫光同創(chuàng)開發(fā)板上搭建了車牌識(shí)別系統(tǒng)。
關(guān)鍵字：圖像處理神經(jīng)網(wǎng)絡(luò) FPGA 實(shí)時(shí)處理 201903

英特爾推出下一代加速卡，助力交付 5G 網(wǎng)絡(luò)服務(wù)

　　最新消息：　　值此 2019 年世界移動(dòng)通信大會(huì) (MWC) 隆重舉辦之日，英特爾推出了英特爾? FPGA 可編程加速卡 N3000(英特爾? FPGA PAC N3000)。此產(chǎn)品專為服務(wù)提供商而設(shè)計(jì)，可幫助他們?yōu)?5G 下一代核心和虛擬化無(wú)線接入網(wǎng)絡(luò)解決方案提供鼎力支持。英特爾? FPGA PAC N3000 可加速多種虛擬化工作負(fù)載，包括 5G 無(wú)線接入網(wǎng)絡(luò)和 5G 核心網(wǎng)絡(luò)應(yīng)用?！　　半S著移動(dòng)和電信行業(yè)應(yīng)對(duì)互聯(lián)網(wǎng)協(xié)議流量和 5G 部署的激增，我們推出了英特爾? FPGA PAC N
關(guān)鍵字：英特爾 5G FPGA

使用高速NOR閃存配置FPGA

　　NOR閃存已作為FPGA(現(xiàn)場(chǎng)可編程門列陣)的配置器件被廣泛部署。其為FPGA帶來(lái)的低延遲和高數(shù)據(jù)吞吐量特性使得FPGA在工業(yè)、通信和汽車ADAS(高級(jí)駕駛輔助系統(tǒng))等應(yīng)用中得到廣泛采用。汽車場(chǎng)景中攝像頭系統(tǒng)的快速啟動(dòng)時(shí)間要求就是很好的一個(gè)例子——車輛啟動(dòng)后后視圖像在儀表板顯示屏上的顯示速度是最為突出的設(shè)計(jì)挑戰(zhàn)?！　∩想姾?，F(xiàn)PGA立即加載存儲(chǔ)于NOR器件中的配置比特流。傳輸完成后，F(xiàn)PGA轉(zhuǎn)換為活動(dòng)(已配置)狀態(tài)。FPGA包括許多配置接口選項(xiàng)，通常包括并行NOR總線和串行外設(shè)接口(SPI)總線。支持
關(guān)鍵字： FPGA NOR

IPC PCB技術(shù)趨勢(shì)報(bào)告詳述PCB制造商的應(yīng)對(duì)策略

　　IPC—國(guó)際電子工業(yè)聯(lián)接協(xié)會(huì)?新發(fā)布《2018年P(guān)CB技術(shù)趨勢(shì)調(diào)研報(bào)告》。報(bào)告中詳述了PCB制造商如何應(yīng)對(duì)當(dāng)前技術(shù)需要來(lái)滿足截止到2023年的技術(shù)變革。　　此報(bào)告來(lái)自全球74家公司提交的PCB技術(shù)以及截止到2018年OEM公司對(duì)PCB需求的數(shù)據(jù)，OEM公司對(duì)新興技術(shù)的應(yīng)用，還有對(duì)未來(lái)五年的行業(yè)預(yù)測(cè)，全文213頁(yè)?！　EM公司對(duì)新興技術(shù)的應(yīng)用數(shù)據(jù)顯示超過(guò)一半的公司正在采用物聯(lián)網(wǎng)技術(shù)，四分之三的公司產(chǎn)品生產(chǎn)中依賴傳感器。到2023年，預(yù)計(jì)一半以上的OEM公司將采用人工智能、三分之一以上的公司產(chǎn)品將通過(guò)神
關(guān)鍵字： IPC PCB

IPC 邀請(qǐng)業(yè)界參與2020年IPC APEX展會(huì)投稿

2019年2月19日，美國(guó)伊利諾伊州班諾克本—IPC—國(guó)際電子工業(yè)聯(lián)接協(xié)會(huì)?邀請(qǐng)電子行業(yè)的工程師、研發(fā)人員、學(xué)者、技術(shù)專家和行業(yè)領(lǐng)袖參加2020年IPC APEX展會(huì)的技術(shù)會(huì)議和專業(yè)開發(fā)課程投稿。2020年IPC APEX將在圣地亞哥會(huì)展中心舉辦，專業(yè)開發(fā)課程將于2月2、3和6日舉辦，技術(shù)會(huì)議將于2月4-6日舉辦。 ????? ??作為電子行業(yè)最具影響力的展覽會(huì)議，IPC APEX展會(huì)是業(yè)界專家和企業(yè)向全球電子行業(yè)各領(lǐng)域的工程師和管理人
關(guān)鍵字： EDA PCB

運(yùn)放電路PCB有哪些設(shè)計(jì)技巧

　　印制電路板(PCB)布線在高速電路中具有關(guān)鍵的作用，但它往往是電路設(shè)計(jì)過(guò)程的最后幾個(gè)步驟之一。高速PCB布線有很多方面的問(wèn)題，關(guān)于這個(gè)題目已有人撰寫了大量的文獻(xiàn)?！　”疚闹饕獜膶?shí)踐的角度來(lái)探討高速電路的布線問(wèn)題。主要目的在于幫助新用戶當(dāng)設(shè)計(jì)高速電路PCB布線時(shí)對(duì)需要考慮的多種不同問(wèn)題引起注意。另一個(gè)目的是為已經(jīng)有一段時(shí)間沒接觸PCB布線的客戶提供一種復(fù)習(xí)資料。由于版面有限，本文不可能詳細(xì)地論述所有的問(wèn)題，但是我們將討論對(duì)提高電路性能、縮短設(shè)計(jì)時(shí)間、節(jié)省修改時(shí)間具有最大成效的關(guān)鍵部分。　　雖然這里主要針
關(guān)鍵字：運(yùn)放 PCB

PCB抑制干擾設(shè)計(jì)，這47個(gè)原則你不得不知！

　　差模電流和共模電流　　輻射產(chǎn)生　　電流導(dǎo)致輻射，而非電壓，靜態(tài)電荷產(chǎn)生靜電場(chǎng)，恒定電流產(chǎn)生磁場(chǎng)，時(shí)變電流既產(chǎn)生電場(chǎng)又產(chǎn)生磁場(chǎng)。任何電路中存在共模電流和差模電流，差模信號(hào)攜帶數(shù)據(jù)或有用信號(hào)，共模信號(hào)是差模模式的負(fù)面效果?！　〔钅ｋ娏鳌　〈笮∠嗟龋较?相位)相反。由于走線的分布電容、電感、信號(hào)走線阻抗不連續(xù)，以及信號(hào)回流路徑流過(guò)了意料之外的通路等，差模電流會(huì)轉(zhuǎn)換成共模電流 ?！　」材ｋ娏鳌　〈笮〔灰欢ㄏ嗟龋较?相位)相同。設(shè)備對(duì)外的干擾多以共模為主，差模干擾也存在，但共模干擾強(qiáng)度常常比差模強(qiáng)度大幾個(gè)數(shù)
關(guān)鍵字： PCB

IPC選出董事會(huì)新成員

2019年2月1日，美國(guó)伊利諾伊州班諾克本—IPC董事會(huì)提名和治理委員會(huì)在2019年1月29日圣地亞哥會(huì)展中心IPC APEX展會(huì)上年度會(huì)議上，提名的五位候選人經(jīng)投票選舉當(dāng)選為IPC董事會(huì)成員，任期四年。新當(dāng)選的董事會(huì)成員有： Peter Cleveland，Intel公司法律政策副總裁&全球公共政策總監(jiān)，曾擔(dān)任過(guò)兩屆董事；&n
關(guān)鍵字： EDA，PCB

IPC報(bào)告顯示2018年12月份北美PCB銷量增長(zhǎng)8.7%

IPC-國(guó)際電子工業(yè)聯(lián)接協(xié)會(huì)?近日發(fā)布《2018年12月份北美地區(qū)PCB行業(yè)調(diào)研統(tǒng)計(jì)報(bào)告》。報(bào)告顯示12月份銷售量大幅反彈回升，為全年保持強(qiáng)勁增長(zhǎng)功不可沒。12月份訂單出貨比高位于榮枯線之上，達(dá)到1.05。 2018年12月份北美地區(qū)PCB出貨量與去年同期相比，增長(zhǎng)7.7%，全年出貨量增長(zhǎng)8.7%。與上個(gè)月相比，12月份的出貨量增長(zhǎng)了17.1%。
關(guān)鍵字： EDA PCB

基于ARM Cortex-M3的SoC系統(tǒng)設(shè)計(jì)

本項(xiàng)目實(shí)現(xiàn)了一種基于CM3內(nèi)核的SoC，并且利用該SoC實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)獲取、溫度傳感器數(shù)據(jù)獲取及數(shù)據(jù)顯示等功能。在Keil上進(jìn)行軟件開發(fā)，通過(guò)ST-LINK/V2調(diào)試器進(jìn)行調(diào)試，調(diào)試過(guò)程系統(tǒng)運(yùn)行正常。在Quartus-II上進(jìn)行Verilog HDL的硬件開發(fā)設(shè)計(jì)，并進(jìn)行IP核的集成，最后將生成的二進(jìn)制文件下載到FPGA開發(fā)平臺(tái)。該系統(tǒng)使用AHB總線將CM3內(nèi)核與片內(nèi)存儲(chǔ)器和GPIO進(jìn)行連接，使用APB總線連接UART、定時(shí)器、看門狗等外設(shè)。
關(guān)鍵字： FPGA IP核 Cortex-M3 SoC 201902

基于PGL22G的物聯(lián)網(wǎng)Sensor HUB設(shè)計(jì)

基于紫光同創(chuàng)PGL22G型號(hào)FPGA芯片，進(jìn)行OpenMIPS軟核的移植，使之成為MCU，在軟核中通過(guò)Wishbone總線進(jìn)行互聯(lián)。隨后，基于OpenMIPS架構(gòu)進(jìn)行μC/OS系統(tǒng)的移植，在μC/OS系統(tǒng)下通過(guò)GPIO口進(jìn)行數(shù)據(jù)采集，并將采集到的存儲(chǔ)至EEPROM中，可通過(guò)電腦查詢EEPROM存儲(chǔ)的數(shù)據(jù)。通過(guò)相應(yīng)的通信模塊進(jìn)行傳感器數(shù)據(jù)的發(fā)送。發(fā)送的數(shù)據(jù)可以在相應(yīng)微信公眾號(hào)中實(shí)時(shí)查看。
關(guān)鍵字： FPGA OpenMIPS軟核 UC/OS II 移植 201902

ASIC開發(fā)流程一覽，全是干貨

　　最近收拾書架，翻出一張多年以前的ASIC項(xiàng)目開發(fā)流程圖，一起回顧一下。典型的瀑布式開發(fā)流程：　　　　以算法設(shè)計(jì)為主導(dǎo)　　算法C代碼手工轉(zhuǎn)換為RTL　　RTL與算法C代碼生成的測(cè)試向量對(duì)比進(jìn)行驗(yàn)證　　依賴FPGA做大量實(shí)時(shí)、現(xiàn)場(chǎng)測(cè)試　　適合通信信號(hào)處理，音視頻處理產(chǎn)品　　1. 算法預(yù)研　　確定了產(chǎn)品方向之后，算法工程師開始進(jìn)行調(diào)研?！　∫獙W(xué)習(xí)研究行業(yè)內(nèi)最新的研究成果、論文，提出創(chuàng)造性的方法來(lái)獲得最好的性能。要使用真實(shí)的測(cè)試數(shù)據(jù)和仿真結(jié)果進(jìn)行評(píng)估。最終交付為算法描述的C語(yǔ)言源碼?！　∷惴ㄕ{(diào)研結(jié)束后需要進(jìn)行
關(guān)鍵字： ASIC FPGA