首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ip核

μC／GUI在NiOSⅡ上的移植設(shè)計

  • 為了使便攜式心電監(jiān)護儀實現(xiàn)友好的人機交互和更加方便的顯示，這里提出一種GUI界面系統(tǒng)設(shè)計，就 是在基于NiosⅡ處理器的嵌入式平臺上實現(xiàn)μC／GUI的移植，使之實現(xiàn)系統(tǒng)功能。
  • 關(guān)鍵字： IP核  μC／GUI  TFTLCD  

HDLC協(xié)議控制器的IP核方案及其實現(xiàn)

  • 介紹了HDLC協(xié)議控制器的IP核方案及實現(xiàn)方法，分別對發(fā)送和接收模塊進行了分析，給出了仿真波形圖。該設(shè)計采用Verilog HDL語言進行描述，用ModelSim SE 6.0進行了功能仿真。
  • 關(guān)鍵字： IP核  Verilog  HDLC協(xié)議控制器  

基于IP的智能傳感器SOC設(shè)計

  • 利用SOC/IP芯片能組成完整的智能傳感器系統(tǒng)。智能傳感器傳感參數(shù)可能是多種多樣的。但從功能模塊組成來講，它主要包括數(shù)據(jù)采集模塊、補償與校正模塊、數(shù)據(jù)處理模塊、數(shù)據(jù)網(wǎng)絡(luò)通信模塊、人機界面和任務(wù)管理與調(diào)度模塊等功能單元。從而基于IP的智能傳感器SOC設(shè)計過程為：首先正確建立智能傳感器的通用模塊模型；然后合理劃分各摸塊功能規(guī)范，制定各模塊之間的接口協(xié)議與標準；再設(shè)計出一系列通用的IP核；最后把所需的通用IP核搭建整合在一起構(gòu)成完整的智能傳感器系統(tǒng)。
  • 關(guān)鍵字： 智能傳感器系統(tǒng)  SoC  IP核  

SoC設(shè)計IP核選擇策略

  • IP核可以兩種形式提供給客戶：軟核和硬核。兩種方式都可使客戶獲得在功能上經(jīng)過驗證的設(shè)計。軟核也被稱為可綜合內(nèi)核，需要由客戶進行綜合并在其SoC上實現(xiàn)。而硬核已完全實現(xiàn)(完成了版圖設(shè)計)，可直接用于制造。(從技術(shù)上說，一種設(shè)計只有生產(chǎn)后才能實現(xiàn)。但是在此情況下，實現(xiàn)的意思是指安排布局并可直接投入生產(chǎn))。SoC團隊只需將硬核像一個單片集成電路片那樣置入芯片即可。軟核和硬核具有不同的問題和好處。
  • 關(guān)鍵字： 技術(shù)支持  IP核  定制  

基于USB2.0和DDR2 SDRAM IP核的數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn)

  • 本文設(shè)計的高速數(shù)據(jù)采集系統(tǒng)是應(yīng)用于芯片現(xiàn)場測試的實時數(shù)據(jù)采集系統(tǒng)，由于被測試芯片為250 MHz 8 bit的高速AD輸出， 因此， 該數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)采集率是2 Gbps。為了達到實時、高速、海量的數(shù)據(jù)采集， 該系統(tǒng)利用DDR2 SDRAM的高速數(shù)據(jù)傳輸能力和海量存儲能力做為采集數(shù)據(jù)的緩存，然后通過具有即插即用、易擴展、傳輸速率較高等特點的USB2.0接口來將DDR2 SDRAM中的數(shù)據(jù)傳輸?shù)接嬎銠C中進行存儲和分析。
  • 關(guān)鍵字： 乒乓緩存  數(shù)據(jù)采集  IP核  

通信接口免費IP核的應(yīng)用

  • 設(shè)計復(fù)用技術(shù)廣泛應(yīng)用于當代電路設(shè)計中以提高開發(fā)效率，其中ip核的使用是設(shè)計復(fù)用的主要方式之一。由于完善ip核的開發(fā)周期長且成本高，一些國際開源組織便致力于免費ip核的開發(fā)設(shè)計和維護。電路設(shè)計人員靈活使用這些免費ip核資源將有效提供工作效率，本文以通信接口免費ip核為例介紹其使用方法，文中使用的免費資源取自opencores開源社區(qū)。
  • 關(guān)鍵字： 通信接口  IP核  

基于TSK3000A視頻采集系統(tǒng)IP核設(shè)計

  • 采用了32位微控制器TSK3000A、通用Wishbone總線規(guī)范IP核和BT656視頻標準等。在FPGA軟核設(shè)計時，采用了基于Openbus總線的系統(tǒng)設(shè)計方式，利用NB2開發(fā)驗證平臺，在Xilinx公司的Spartan-3系列FPGA芯片上下載實現(xiàn)，并接入平臺進行驗證。該設(shè)計的系統(tǒng)可以將輸入的模擬視頻信號處理之后顯示在TFT真彩LCD屏
  • 關(guān)鍵字： TSK3000A  TVP5150  視頻采集  IP核  

浮點矩陣相乘IP核并行改進的設(shè)計與實現(xiàn)

  • 基于Altera浮點IP核實現(xiàn)浮點矩陣相乘運算時，由于矩陣階數(shù)的增大，造成消耗的器件資源雖增加但系統(tǒng)性能反而下降的問題，針對現(xiàn)有IP核存在數(shù)據(jù)加載不連貫、存儲帶寬不均勻的不足，提出采用并行化數(shù)據(jù)存儲、依據(jù)查找表加載數(shù)據(jù)和處理數(shù)據(jù)的方式對IP核進行改進。然后將改進的浮點矩陣運算在FPGA中實現(xiàn)，經(jīng)過Quartus、Matlab軟件聯(lián)合仿真并進行結(jié)果比對，其誤差不超過萬分之一，且節(jié)省了器件資源、提升了系統(tǒng)性能。仿真結(jié)果表明該設(shè)計可行，有利于提高諸多高性能領(lǐng)域浮點矩陣的運算速度。
  • 關(guān)鍵字： IP核  浮點矩陣運算  存儲方式  

基于SoPC架構(gòu)的四通道SSI通信控制器

  • 采用VHDL硬件描述語言，以Xilinx公司的FPGA為設(shè)計平臺，設(shè)計實現(xiàn)了以開源軟核MC8051為核心的控制單元，控制4路SSI協(xié)議模塊的SoPC架構(gòu)的通信控制器，并對通信控制器進行了功能仿真與驗證。該控制器可靈活進行IP核模塊擴展，并可作為外圍處理機與TI公司TMS320C6000系列DSP進行互連通信，將慢速串行通信任務(wù)進行分離，從而減輕DSP的負擔(dān)，提高系統(tǒng)的整體性能。
  • 關(guān)鍵字： IP核  同步串行接口協(xié)議  SoPC架構(gòu)  

基于IP核的數(shù)字電路綜合實驗

  • 目前IP core以及IP core的運用是行業(yè)技術(shù)發(fā)展的一大趨勢。對EDA技術(shù)實驗教學(xué)中的IP core的綜合運用進行了探討。所給出的例子都是利用Xilinx的ISE軟件,在其FPGA（SPARTAN3A and SPARTAN3AN系列）芯片上實現(xiàn)了的。文中所討論的基本要點,對初學(xué)者如何理解設(shè)計重用和運用IP core來進行綜合型實驗設(shè)計是有所幫助的。
  • 關(guān)鍵字： IP核  綜合實驗  EDA  

獨立分量分析中NLPCA-RLS算法IP核的設(shè)計

  • 為解決實時性盲信號分離的問題,基于獨立分量分析的模型,設(shè)計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機等進行建模,通過Quartus II綜合后在Altera FPGA器件中進行硬件仿真。仿真實驗分別采用人工生成的周期信號和真實的語音信號進行驗證。實驗結(jié)果表明,該IP核能很好的完成瞬時混合模型中盲信號的分離,具有很強的實用性。
  • 關(guān)鍵字： DSPBuilder  IP核  FPGA  

基于Nios II 的多功能數(shù)碼相框的設(shè)計與實現(xiàn)

  • 介紹了基于Nios II 的多功能數(shù)碼相框的實現(xiàn)。系統(tǒng)基于Nios II處理器，設(shè)計用戶自定義模塊，構(gòu)建了靈活性高、可重配置的SoPC系統(tǒng)。設(shè)計自定義模塊控制LCM顯示；采用流水線方式設(shè)計JPEG解碼自定義模塊以提高解碼效率；根據(jù)SD協(xié)議設(shè)計SD卡控制器擴展SD卡。實現(xiàn)了FAT16文件系統(tǒng)，便于對SD卡進行文件管理及多平臺上的數(shù)據(jù)交換，并使用?滋C/OS-II操作系統(tǒng)簡化軟件設(shè)計復(fù)雜度、提高系統(tǒng)穩(wěn)定性。最終實現(xiàn)可播放音頻并能顯示、縮放、旋轉(zhuǎn)圖像且?guī)в袌D像切換特效的多功能數(shù)碼相框。
  • 關(guān)鍵字： 雙線性插值縮放  數(shù)碼相框  IP核  

FPGA并行計算抽象接口的設(shè)計與實現(xiàn)

  • 本設(shè)計為基于C語言開發(fā)的程序開發(fā)了一個FPGA的并行計算接口，凡是以C語言設(shè)計的程序，均可通過調(diào)用本設(shè)計的接口，把復(fù)雜的算法、數(shù)值處理交給FPGA芯片完成，在不需要程序員學(xué)習(xí)FPGA知識以及使用FPGA開發(fā)工具的前提下，大大地減輕CPU的負荷以及從根本上提高了程序的執(zhí)行效率，是FPGA并行化應(yīng)用的一次全新嘗試。
  • 關(guān)鍵字： IP核  調(diào)度模塊  FPGA  PCI設(shè)備驅(qū)動  Express總線  

基于FPGA的3D圖像處理器IP核的實現(xiàn)

  • LCD顯示屏的應(yīng)用越來越廣，數(shù)量越來越多。LCD顯示屏應(yīng)用廣泛,無處不在。如家庭各種電器設(shè)備。更常見是用于各種公共場合如體育館、廣場等商業(yè)用途。給我們傳遞一種更為直觀、生動的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場帶來了巨大的商機?；贔PGA的LCD顯示的3D影像是為了LCD顯示屏的信息量更多，滿足人需求。
  • 關(guān)鍵字： IP核  3D圖像處理器  FPGA  LCD  Verilog  

基于FPGA的信息安全系統(tǒng)設(shè)計

  • 本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片，對采集到底模擬信號進行數(shù)字轉(zhuǎn)換后通過3DES算法進行加密、然后通過網(wǎng)絡(luò)傳輸，再經(jīng)過解密算法解密出明文數(shù)據(jù)。
  • 關(guān)鍵字： 信息安全系統(tǒng)  RAM  IP核  FPGA  乒乓操作  
共169條 3/12 « 1 2 3 4 5 6 7 8 9 10 » ›|

ip核介紹

IP核概述 　　IP核則是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán)，盡管IP核的市場活動還不規(guī)范，但是仍有許多集成電路設(shè)計公司從事IP核的設(shè)計、開發(fā)和營銷工作。IP核有兩種，與工藝無關(guān)的VHDL程序稱為軟核；具有特定電路 [ 查看詳細 ]

熱門主題

IP核    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473