首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ip核

基于CPLD的內(nèi)燃機車邏輯控制模塊的設(shè)計

  • 作者：王 曦 王立德 劉 彪 丁國君
    0 引言內(nèi)燃機車在實際應(yīng)用中仍占有很大的比重，比如在貨運及調(diào)車運轉(zhuǎn)方面發(fā)揮著重要的作用，且隨著科學(xué)技術(shù)的發(fā)展，對機車的可靠性，安全性及高效性提出了更高的要求。因此，基于
  • 關(guān)鍵字： 無觸點化  SOC  邏輯控制  IP核  CAN  

基于Altera浮點IP核實現(xiàn)浮點矩陣相乘運算的改進設(shè)計

  • 嵌入式計算作為新一代計算系統(tǒng)的高效運行方式，應(yīng)用于多個高性能領(lǐng)域，如陣列信號處理、核武器模擬、計算流體動力學(xué)等。在這些科學(xué)計算中，需要大量的浮點矩陣運算。而目前已實現(xiàn)的浮點矩陣運算是直接使用VHDL語言編
  • 關(guān)鍵字： Altera  浮點  IP核  點矩陣    

ALTECC_DECODER IP核的IEEE 1500 Wrapper設(shè)計

  • 摘要 IP核的廣泛應(yīng)用提高了電路集成的效率。由于眾多功能各異的IP核集成在電路中，完善的測試機制是確保其正常工作的前提。因此，如何對IP核進行測試成為復(fù)用IP核技術(shù)必須解決的問題。IEEE Std 1500提供了IP核的測試
  • 關(guān)鍵字： IP核  IEEE 1500 Wrapper  Hamming碼  

基于FPGA IP核的FFT實現(xiàn)與改進

  • 摘要 利用FPGA IP核設(shè)計了一種快速、高效的傅里葉變換系統(tǒng)。針對非整數(shù)倍信號周期截斷所導(dǎo)致的頻譜泄露問題，提出了一種通過時輸入信號加窗處理來抑制頻譜泄露的方法。利用Modelsim和Matlab對設(shè)計方案進行了仿真，同
  • 關(guān)鍵字： FFT  FPGA  IP核  加窗處理  

基于Avalon總線SHT11溫濕度傳感器自定義IP核的開發(fā)

  • SOPC(System On a Programmable Chip,可編程芯片系統(tǒng))就是在一個可編程芯片上實現(xiàn)一個電子系統(tǒng)的技術(shù)。SOPC是可編程邏輯器件技術(shù)和SoC(System on Chip)技術(shù)發(fā)展與
  • 關(guān)鍵字： Avalon總線  SHT11  溫濕度傳感器  IP核   

一種CORDIC協(xié)處理器核的設(shè)計與實現(xiàn)

  • 一種CORDIC協(xié)處理器核的設(shè)計與實現(xiàn), 隨著航天技術(shù)的發(fā)展，航天任務(wù)對于導(dǎo)航計算機的性能要求越來越高。導(dǎo)航計算機除了要對傳感器數(shù)據(jù)進行采集，與控制系統(tǒng)進行實時通訊，還要能進行實時的計算。盡管目前航天任務(wù)中使用的處理器芯片性能越來越強，但大多
  • 關(guān)鍵字： FPGA  IP核  CORDIC  協(xié)處理器  

Arasan推出支持TSMC 28納米HPC工藝的DPHY IP核

  • 　　Arasan今日宣布，其MIPI DPHY IP核Ver1.2版本即刻開始供貨，該版本在TSMC 28納米HPC工藝之上可支持高達2.5Gbps的速度。該IP產(chǎn)品將很快被移植到TSMC最新的HPC Plus工藝上。Arasan的MIPI DPHY IP核向下兼容以前的標(biāo)準(zhǔn)版本，需要時能夠以1.5Gbps或更低的速度運行。 　　Arasan提供的最新DPHY IP產(chǎn)品使用了全新的、正在申請專利的DPHY架構(gòu)，該架構(gòu)為實現(xiàn)超低功耗和超小面積而優(yōu)化了DPHY設(shè)計。 　　“我們利用自己在DPH
  • 關(guān)鍵字： Arasan  IP核  

零基礎(chǔ)學(xué)FPGA （二十一）SOPC進階，自定義AD轉(zhuǎn)換IP核設(shè)計全流程

  • 　　今天帶大家來設(shè)計一個自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計的整體框架，AD轉(zhuǎn)換代碼的編寫，仿真，Avalon-MM總線接口的編寫，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過我們不再用altera給我們提供的IP核了，我們要自己做一個，有時候我們找不到他們提供的IP核，或者有些IP核是收費的，這個時候我們就可以自己來編寫自己的IP，雖然沒有官方的那么標(biāo)準(zhǔn)，但是用來做一些實驗還是沒什么問題的。 　　這次實驗我用的是原來我那塊板子，因為那塊板子上有AD轉(zhuǎn)換芯片，而我們上次搭建的
  • 關(guān)鍵字： SOPC  IP核  

Leon2微處理器IP核原理及應(yīng)用

  • 　　引 言 　　Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前身是歐空局研制的Leon以及ERC32。Leon2的目標(biāo)主要是權(quán)衡性能和價格、高的可靠性、可移植性、可擴展性、軟件兼容性等.其內(nèi)部硬件資源可裁剪(可配置)、主要面向嵌入式系統(tǒng)，可以用FPGA/CPLD和ASIC等技術(shù)實現(xiàn)。Leon2處理器的片上資源如下：分離的指令和數(shù)據(jù)Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調(diào)試支持單元(D
  • 關(guān)鍵字： Leon2  IP核  

Leon2處理器IP核的結(jié)構(gòu)、技術(shù)特點及其軟硬件開發(fā)過程

  • 　　引 言 　　Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結(jié)構(gòu)的處理器IP核。它的前身是歐空局研制的Leon以及ERC32。Leon2的目標(biāo)主要是權(quán)衡性能和價格、高的可靠性、可移植性、可擴展性、軟件兼容性等.其內(nèi)部硬件資源可裁剪(可配置)、主要面向嵌入式系統(tǒng)，可以用FPGA/CPLD和ASIC等技術(shù)實現(xiàn)。Leon2處理器的片上資源如下：分離的指令和數(shù)據(jù)Cache、硬件乘法器和除法器、中斷控制器、具有跟蹤緩沖器的調(diào)試支持單元(D
  • 關(guān)鍵字： Leon2  IP核  

11篇基于OLED的應(yīng)用案例、技術(shù)文獻匯總

  • 　　有機發(fā)光二極管又稱為有機電激光顯示(Organic Light-Emitting Diode，OLED)，，具有自發(fā)光的特性，采用非常薄的有機材料涂層和玻璃基板，當(dāng)有電流通過時，這些有機材料就會發(fā)光，而且OLED顯示屏幕可視角度大，并且能夠節(jié)省電能。 　　基于Zynq的OLED驅(qū)動設(shè)計 　　文章闡述了OLED的特性和SPI控制方式，給出了設(shè)計流程和硬件電路圖。利用Zynq的PL部分完成了OLED驅(qū)動的IP核，利用Zynq的PS部分實現(xiàn)了OLED的驅(qū)動程序設(shè)計。通過AXI總線實現(xiàn)PL和PS的通信。最
  • 關(guān)鍵字： IP核  Linux  

基于IP核的FIR低通濾波器的設(shè)計與實現(xiàn)

  • 　　0.引言 　　FIR(Finite Impulse Response，有限沖擊響應(yīng))數(shù)字濾波器具有穩(wěn)定性高、可以實現(xiàn)線性相位等優(yōu)點，廣泛被應(yīng)用于信號檢測與處理等領(lǐng)域[1,2]。由于FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)基于查找表的結(jié)構(gòu)和全硬件并行執(zhí)行的特性，如何用FPGA 來實現(xiàn)高速FIR 數(shù)字濾波器成了近年來數(shù)字信號處理領(lǐng)域研究的熱點。目前，全球兩大PLD 器件供應(yīng)商都提供了加速FPGA 開發(fā)的IP(IntelligentProperty，知識產(chǎn)權(quán)
  • 關(guān)鍵字： IP核  FIR  低通濾波器  

基于IP核的FIR低通濾波器的設(shè)計與實現(xiàn)

  • 　　0.引言 　　FIR(Finite Impulse Response，有限沖擊響應(yīng))數(shù)字濾波器具有穩(wěn)定性高、可以實現(xiàn)線性相位等優(yōu)點，廣泛被應(yīng)用于信號檢測與處理等領(lǐng)域[1,2]。由于FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)基于查找表的結(jié)構(gòu)和全硬件并行執(zhí)行的特性，如何用FPGA 來實現(xiàn)高速FIR 數(shù)字濾波器成了近年來數(shù)字信號處理領(lǐng)域研究的熱點。目前，全球兩大PLD 器件供應(yīng)商都提供了加速FPGA 開發(fā)的IP(IntelligentProperty，知識產(chǎn)權(quán)
  • 關(guān)鍵字： IP核  低通濾波器  

基于fpga二維小波變換核的實時可重構(gòu)電路

  • 　　項目背景及可行性分析 　　2.1 項目名稱及摘要： 　　基于fpga二維小波變換核的實時可重構(gòu)電路 　　現(xiàn)場可編程門陣列為可進化設(shè)計提供了一個理想的模板。FPGAs 提供了一個硬件環(huán)境 ，這個環(huán)境 可將邏輯物理實現(xiàn)和 布線資源 按照為了特定功能所配置的比特流而重新組織構(gòu)建起來。 RTR設(shè)計工具 繞過傳統(tǒng)的fpga綜合以及比特流生成過程 使可進化設(shè)計成為可能. JBits工具套裝 就為在Xilinx 的Virtex系列和4000系列設(shè)備上進行RTR設(shè)計提供了一個設(shè)計環(huán)境。 　　這個項目旨在利用J
  • 關(guān)鍵字： fpga  小波變換  IP核  

基于路徑延時匹配的硬件IP核知識產(chǎn)權(quán)保護方法

  • 　　摘要：隨著集成電路產(chǎn)業(yè)的迅速發(fā)展，集成電路設(shè)計的安全性越來越受重視，電路設(shè)計盜用等知識產(chǎn)權(quán)(IP)侵權(quán)行為嚴(yán)重損害了設(shè)計者和消費者的權(quán)益，阻礙了集成電路產(chǎn)業(yè)的發(fā)展。本文提出了一種有效保護IP核的方法，通過設(shè)計一個保護電路，控制功能電路運行結(jié)果的輸出，在消費者未取得合法授權(quán)時,功能電路無法正常工作，從而達到了保護電路的目的。本文將該保護方法運用在實際的電路上，進行仿真并驗證了該方法的有效性。 　　引言 　　隨著片上系統(tǒng)SoC的迅速發(fā)展，IP復(fù)用的知識產(chǎn)權(quán)保護問題日益嚴(yán)重，危害了設(shè)計者和消費者的權(quán)益[
  • 關(guān)鍵字： IP核  FPGA  寄存器  IP固核  RDY  201412  
共169條 4/12 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

ip核介紹

IP核概述 　　IP核則是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán)，盡管IP核的市場活動還不規(guī)范，但是仍有許多集成電路設(shè)計公司從事IP核的設(shè)計、開發(fā)和營銷工作。IP核有兩種，與工藝無關(guān)的VHDL程序稱為軟核；具有特定電路 [ 查看詳細 ]

熱門主題

IP核    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473