首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ip核

山東華芯半導(dǎo)體研發(fā)中心“起航”

  • 　　記者從省科技廳獲悉，山東華芯半導(dǎo)體有限公司與山東信息通信技術(shù)研究院管理中心日前正式簽署協(xié)議，其運營管理的山東華芯集成電路設(shè)計研發(fā)中心，入駐山東信息通信技術(shù)研究院，開展研發(fā)工作。這意味著高新區(qū)在打造集成電路產(chǎn)業(yè)高地方面又邁出了重要一步。 　　山東華芯半導(dǎo)體有限公司成立于2008年5月，一期注冊資本3億元，由浪潮電子信息產(chǎn)業(yè)股份有限公司、山東省高新技術(shù)投資有限公司、濟南高新控股集團有限公司各出資1億元發(fā)起設(shè)立，是一家專門從事集成電路產(chǎn)業(yè)投資、技術(shù)和產(chǎn)品研發(fā)、生產(chǎn)和銷售的高新技術(shù)企業(yè)。近期，華芯公司成功收
  • 關(guān)鍵字： 浪潮  IP核  存儲系統(tǒng)芯片  

基于FPGA IP核的FFT實現(xiàn)

  • 對于FFT而言，很多領(lǐng)域都提出了其高速實時運算的要求。利用FFT IP核實現(xiàn)FFT算法，并在cycloneⅡ系列的EP2C70F896C8器件上設(shè)計出處理速度為69.58 MHz的24位512點復(fù)數(shù)FFT處理器需29.3 μs，該方法具有效率高、速度快、周期短、靈活性強等特點。仿真結(jié)果表明此方法具有良好性能。
  • 關(guān)鍵字： FPGA  FFT  IP核    

基于Q-Coder算術(shù)編碼器的IP核設(shè)計與研究

  • 　　1 概述 　　JPEG2000[1,2]是新的靜止圖像壓縮標準，它具有的多種特性使得它有著廣泛的應(yīng)用前景。目前為止，JPEG2000的解決方案比較少，并且其中的絕大部分是軟件解決方案：Jasper[3]軟件是經(jīng)IEC JTC1/SC29/WG1小
  • 關(guān)鍵字： Q-Coder  IP核  算術(shù)  編碼器    

USB IP核的設(shè)計和應(yīng)用

  • 摘要：由于USB接口廣泛應(yīng)用，現(xiàn)在眾多SoC中都嵌入了USBIP核。但當前市場上的USB IP核一般僅僅針對某一種總線結(jié)構(gòu)的SoC，可重用性不強。介紹了一款可配置的USB IP核設(shè)計，重點描述USB IP核的結(jié)構(gòu)劃分，詳細闡述了各模
  • 關(guān)鍵字： USB  IP核    

MC8051單片機IP核的FPGA實現(xiàn)與應(yīng)用

  • 分析了與標準805l MCU兼容的MC805l IP核結(jié)構(gòu)原理與設(shè)計層次，詳細論述了MC8051 IP核的FPGA實現(xiàn)與應(yīng)用方法。通過試驗驗證，其性能比標準8051 MCU高，方便與系統(tǒng)其他模塊的集成。在各種嵌入式系統(tǒng)和片上系統(tǒng)中使用該IP核具有重要意義。
  • 關(guān)鍵字： 8051  FPGA  MC  IP核    

基于EDA技術(shù)的單片機IP核設(shè)計

  • 摘 要:本文介紹了利用EDA技術(shù)設(shè)計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核，并經(jīng)過驗證獲得了滿意的效果。
    關(guān)鍵詞: 電子設(shè)計自動化；知識產(chǎn)權(quán)核；設(shè)計 1. 引言EDA（Electronic De
  • 關(guān)鍵字： EDA  單片機  IP核    

如何仿真IP核（建立modelsim仿真庫完整解析）

  • 　　IP核生成文件：（Xilinx/Altera 同） 　　IP核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應(yīng)的 processes 窗口中
  • 關(guān)鍵字： IP核  

基于SOC應(yīng)用的運算放大器IP核設(shè)計

  • 摘要：基于SOC應(yīng)用，采用TSMC 0.18μm CMOS工藝，設(shè)計實現(xiàn)了一個低電壓、高增益的恒跨導(dǎo)軌到軌運算放大器IP核。該運放采用了一倍電流鏡跨導(dǎo)恒定方式和新型的共柵頻率補償技術(shù)，比傳統(tǒng)結(jié)構(gòu)更加簡單高效。用Hspice對整個電路進行仿真，在1.8V電源電壓、10pF負載電容條件下，其直流開環(huán)增益達到103.5dB，相位裕度為60.5度，輸入級跨導(dǎo)最大偏差低于3％。 關(guān)鍵詞：運算放大器；軌到軌；共柵頻率補償；IP核 　　1引言 　　在SOC的模擬集成電路設(shè)計中，使用簡單的電路結(jié)構(gòu)
  • 關(guān)鍵字： SOC  運算放大器  軌到軌  共柵頻率補償  IP核  

ATM流量控制器IP核的設(shè)計和實現(xiàn)

  • 　　0 引言 　　ATM異步傳遞方式是建立在電路交換和分組交換基礎(chǔ)上的一種面向連接的快速分組交換技術(shù)，它采用定長分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術(shù)綜合能力等優(yōu)勢，這些都是目前的IP技術(shù)所不及的。和傳統(tǒng)的STM電路相比，ATM技術(shù)對數(shù)據(jù)交換中猝發(fā)分組的適應(yīng)能力和傳輸線路的利用率都是很高的。雖然，由于靈活性和價格的原因，ATM技術(shù)沒有獲得預(yù)期的成功，但其流量控制機制對當前變長分組骨干網(wǎng)的流量控制還是具有重要的參考價值，所以有必要對ATM的流量控制及其實
  • 關(guān)鍵字： IP核  ATM  流量控制器  CPLD  FPGA  

80C51原始IP核內(nèi)部RAM的擴展方案

  • 　　引言 　　80C51系列單片機是一類經(jīng)典的8位微處理器，其設(shè)計方法和體系結(jié)構(gòu)一直是其他各類單片機設(shè)計的參考典范，自從20世紀80年代面世以后,得到了極大的發(fā)展與應(yīng)用。直到今天,市場上還有一大部分單片機應(yīng)用成品將其作為處理核心。基于80C51系列單片機無知識產(chǎn)權(quán)保護、市場應(yīng)用廣泛等優(yōu)點，對其進行功能拓展,既有利于經(jīng)濟上節(jié)約成本,也有利于成果的推廣使用。而隨著單片機應(yīng)用日趨復(fù)雜化,傳統(tǒng)的51系列單片機在設(shè)計上的不足逐漸顯現(xiàn)出來。如在現(xiàn)有128字節(jié)內(nèi)部RAM基礎(chǔ)上，處理一些比較復(fù)雜的算法就顯不足。鑒于此,
  • 關(guān)鍵字： IP核  RAM  80C51  寄存器  

Motion JPEG視頻壓縮IP核的設(shè)計與實現(xiàn)

  • 　　引言 　　隨著多媒體技術(shù)及通信技術(shù)的快速發(fā)展，在嵌入式平臺上實現(xiàn)連續(xù)圖像壓縮的需求已變得日益廣泛。常用的系統(tǒng)結(jié)構(gòu)是獨立處理器配和專用圖像壓縮芯片或者是只用一個高主頻的數(shù)字信號處理器完成主要功能。但隨著大規(guī)模集成電路技術(shù)的發(fā)展及市場對產(chǎn)品低成本的要求不斷提高，一種新的在嵌入式平臺上實現(xiàn)連續(xù)圖像壓縮的系統(tǒng)結(jié)構(gòu)正逐步成為上述兩種系統(tǒng)結(jié)構(gòu)的替代者。這種新的結(jié)構(gòu)就是Altera公司提出的基于Avalon總線的SOPC結(jié)構(gòu)。SOPC結(jié)構(gòu)可以把處理器，圖像壓縮IP核，通訊單元及控制單元集成到一塊FPGA芯片上。較
  • 關(guān)鍵字： IP核  Motion JPEG  視頻壓縮  多媒體  通信  嵌入式  

一種8位嵌入式RISC MCU IP核數(shù)據(jù)通道模型設(shè)計

  • 　　隨著IC產(chǎn)業(yè)的發(fā)展，IP核的需求越來越高。微控制器MCU(Micro Control Unit)是嵌入式系統(tǒng)的核心，8位MCU IP核具有很高的通用性和靈活性，廣泛地應(yīng)用于工業(yè)控制、機械設(shè)備、家用電器以及汽車等各個領(lǐng)域。本文設(shè)計的MCU IP核與Microchip公司的PIC16C57完全兼容[1]。MCU IP核采用哈佛結(jié)構(gòu)，內(nèi)部單元可簡化為時序控制和數(shù)據(jù)通道兩部分。時序控制部分為數(shù)據(jù)通道提供控制信號，控制數(shù)據(jù)流動方向以及數(shù)據(jù)通路的選擇，它是IP核的指揮中心；數(shù)據(jù)通道部分在控制部分的控制下，具體實現(xiàn)
  • 關(guān)鍵字： 嵌入式  IP核  MCU  數(shù)據(jù)通道  

高效FPGA乘法器在無線基站中的使用

  • 　　基于WiMax及其派生標準的新興寬帶無線協(xié)議需要越來越高的吞吐量和數(shù)據(jù)速率。這些協(xié)議提出的快速芯片速率和數(shù)字射頻處理可以在使用FPGA方案的硬件上得到最佳的實現(xiàn)。 　　FPGA非常適合作為高性能、高性價比的解決方案來實現(xiàn)這些物理層協(xié)議中的數(shù)字功能，因為它們包括以下豐富的資源： 　　1.DSP模塊，可以用來實現(xiàn)各種FIR濾波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能； 　　2. SERDES收發(fā)器，可以支持無線前端與基帶數(shù)字板之間的CPRI和OBSAI接口； 　　3. 重要的FPG
  • 關(guān)鍵字： FPGA  乘法器  無線  基站  WiMax  DSP  IP核  

FSL總線IP核及其在MicoBlaze系統(tǒng)中的應(yīng)用

  • 　　引 言 　　隨著半導(dǎo)體制造工藝的發(fā)展，以FPGA(現(xiàn)場可編程門陣列)為代表的新一代可編程邏輯器件(PLD)的邏輯資源密度不斷增加，使得可編程技術(shù)很自然地就與系統(tǒng)芯片集成技術(shù)(SoC)的結(jié)合日益緊密，并逐步成為可配置平臺技術(shù)(configurable platform)的主流。 　　目前，各主要PLD廠商基于FPGA的可配置平臺雖然大都采用“微處理器十可編程邏輯”的架構(gòu)，但在開發(fā)基于FPGA的嵌入式系統(tǒng)時，卻采用了各自不同的方式來整合處理器系統(tǒng)與片上的其他邏輯資源(大多數(shù)以用
  • 關(guān)鍵字： IP核  FSL  MicoBlaze  FPGA  RISC  OPB  LMB  

基于FSL總線的UART外設(shè)IP核設(shè)計

  • 　　引 言 　　在基于MicroBlaze的SOPC系統(tǒng)中，將用戶IP核整合到基于MicroBlaze的嵌入式軟核處理器系統(tǒng)中，通常有兩種方法：一種是將IP核連接到OPB總線；另一種是將用戶IP連接到MicroBlaze專用的FSL總線上。盡管OPB和FSL總線都是MicroBlaze軟核與FPGA其他片上邏輯資源連接的主要途徑，但它們的分工足不同的。OPB總線適用于將要求低速和低性能的設(shè)備連接到MicroBlaze系統(tǒng)中；而FSL總線則適用于將對時間要求高的用戶自定義IP核，整合到基于MicroBla
  • 關(guān)鍵字： FSL  UART  IP核  SOPC  OPB  MicroBlaze  
共169條 10/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

ip核介紹

IP核概述 　　IP核則是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計電子系統(tǒng)，引用方便，修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán)，盡管IP核的市場活動還不規(guī)范，但是仍有許多集成電路設(shè)計公司從事IP核的設(shè)計、開發(fā)和營銷工作。IP核有兩種，與工藝無關(guān)的VHDL程序稱為軟核；具有特定電路 [ 查看詳細 ]

熱門主題

IP核    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473