首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> lvds&ttl

LVDS 接口的靜電防護

  • LVDS，即Low Voltage Differential Signaling，是一種低壓差分信號技術(shù)接口。它是美國NS公司（美國國家半導(dǎo)體公司）為克服以TTL電平方式傳輸寬帶高碼率數(shù)據(jù)時功耗大、EMI電磁干擾大等缺點而研制的一種數(shù)字視頻信號傳
  • 關(guān)鍵字： LVDS  接口  靜電防護    

單片TTL觸摸式開關(guān)電路簡介

  • 這里只用一片集成電路塊T065的觸摸式開關(guān)。它小巧，功耗較低，適宜給晶體管收音機之類的小電流用電器作無觸點開關(guān)。下圖中為工作原理圖。YF3和YF4以及C3、R3組成單穩(wěn)態(tài)觸發(fā)器。這種電路只有一個穩(wěn)定狀態(tài)。外加觸發(fā)信
  • 關(guān)鍵字： 電路  簡介  開關(guān)  觸摸式  TTL  單片  

跟我學(xué)：液晶屏的接口形式―LVDS&TTL

  • 液晶屏與驅(qū)動板之間有很多種不同的接口形式，其中TTL和LVDS是最常見的。常見的LVDS 接口一般是 20PIN 和30PIN兩種，兼容性很強，相應(yīng)的屏線也容易購買到，且價格低廉，市場上銷售的液晶電視改裝板也主要是針對LVDS接
  • 關(guān)鍵字： LVDS&TTL  形式  接口  液晶屏  跟我學(xué)  

LVDS信號的PCB設(shè)計和仿真分析

  • 摘要 在傳統(tǒng)并行同步數(shù)字信號的數(shù)位和速率將要達到極限的情況下，開始轉(zhuǎn)向從高速串行信號尋找出路，其中以低壓差分信號(LVDS)應(yīng)用最廣泛。文中以基于FPGA設(shè)計的高速信號下載器為例，從LVDS的PCB設(shè)計，約束設(shè)置和信號
  • 關(guān)鍵字： LVDS  PCB  信號  仿真分析    

基于LVDS高速串行總線技術(shù)的傳輸方案

  • 引言 　　

    在某型雷達信號處理系統(tǒng)中，要求由上位機(普通PC)實時監(jiān)控雷達系統(tǒng)狀態(tài)并采集信號處理機的關(guān)鍵變量，這就要求在處理機與上位機之間建立實時可靠的連接。同時，上位機也能對信號處理板進行控制，完成諸如
  • 關(guān)鍵字： 技術(shù)  傳輸  方案  總線  串行  LVDS  高速  基于  

HDwire取代LVDS技術(shù)詳釋

  • 簡介電視機的發(fā)展在過去15年來進步神速。諸如液晶顯示器(LCD)和電漿顯示器(plasma)等平面面板技術(shù)的出現(xiàn)，讓冷陰極管和背投影產(chǎn)品逐漸消失。屏幕尺寸快速增加而厚度卻越來越薄，讓電視機變成可以掛在墻上欣賞的藝術(shù)品
  • 關(guān)鍵字： 技術(shù)  LVDS  取代  HDwire  

LVDS高速數(shù)據(jù)傳輸技術(shù)在全彩LED控制系統(tǒng)中的應(yīng)用

  • 引言LVDS(低電壓差分信號)是一種能滿足超高速數(shù)據(jù)傳輸?shù)男录夹g(shù)，它具有低電壓、低輻射、低功耗、低成本和內(nèi)含時鐘等優(yōu)點，尤其適用于有一定傳輸距離要求的低功耗高速數(shù)據(jù)傳輸。由于用LVDS接口傳輸信號必須先進行LVDS
  • 關(guān)鍵字： LED  控制系統(tǒng)  應(yīng)用  全彩  技術(shù)  高速  數(shù)據(jù)傳輸  LVDS  

基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計

  • 摘要 基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機的數(shù)據(jù)交互，F(xiàn)PGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置。通過WDM驅(qū)動程序設(shè)計及MFC交互界面設(shè)計，最
  • 關(guān)鍵字： 數(shù)據(jù)通信  設(shè)計  高速  LVDS  FPGA  

ADI的多點LVDS收發(fā)器提供業(yè)界最高ESD保護

  • Analog Devices, Inc. (NASDAQ: ADI)，全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，最近推出一系列多點、低電壓、差分信號(M-LVDS)收發(fā)器ADN469xE，具有所有多點LVDS收發(fā)器中最高的ESD(靜電放電)保護。ADN469xE M-LVDS系列包含八款收發(fā)器，每款器件都能夠利用一條差分電纜對連接32個數(shù)據(jù)/時鐘節(jié)點并以100 Mbps或200 Mbps的數(shù)據(jù)速率工作。與之相比，傳統(tǒng)的LVDS通信鏈路必須使用32個單獨的點對點節(jié)點，這會顯著增加功耗、連接器尺寸、線纜成本和總
  • 關(guān)鍵字： ADI  LVDS  收發(fā)器  

使用三極管來實現(xiàn)RS232接口－TTL轉(zhuǎn)換電路

  • 使用三極管來實現(xiàn)RS232接口－TTL轉(zhuǎn)換電路
  • 關(guān)鍵字： 三極管  RS232  接口  TTL  

利用LVDS緩沖器克服高速信號路徑阻抗不連續(xù)之挑戰(zhàn)

  • 對于200Mbps以上速率的信號，如果忽略寄生阻抗和阻抗不連續(xù)性的問題，將會在傳輸線上產(chǎn)生增加性噪音，并出現(xiàn)資料位元誤碼。本文將以基礎(chǔ)型高畫質(zhì)數(shù)字視頻路由器的處理方式為例，詳細解說上述問題。當資料傳輸速率位于
  • 關(guān)鍵字： LVDS  緩沖器  高速信號  路徑    

怎樣才能充分利用低壓差分信號LVDS

  • 低壓差分信號(LVDS)是一種低壓、差分信號傳輸方案，主要用于高速數(shù)據(jù)傳輸。根據(jù) ANSI/TIA/EIA-644 規(guī)范中的定義，它是一種最為常見的差分接口。這種標準只對適合于 LVDS 應(yīng)用的驅(qū)動器和接收機電氣特性進行了規(guī)定。因
  • 關(guān)鍵字： LVDS  低壓差分信號    

Agilent LVDS傳輸系統(tǒng)測試方案

  • LVDS是低壓差分信號的簡稱，由于其優(yōu)異的高速信號傳輸性能，目前在高速數(shù)據(jù)傳輸領(lǐng)域得到了越來越多的應(yīng)用。其典型架構(gòu)如下：一般LVDS的傳輸系統(tǒng)由FPGA加上LVDS的Serdes芯片組成， LVDS的Serializer芯片把FPGA的多路并
  • 關(guān)鍵字： Agilent  LVDS  傳輸系統(tǒng)  測試方案    

在低端FPGA中實現(xiàn)LVDS接口設(shè)計中的DPA功能

  • 在FPGA中，動態(tài)相位調(diào)整(DPA)主要是實現(xiàn)LVDS接口接收時對時鐘和數(shù)據(jù)通道的相位補償，以達到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒有的。本文主
  • 關(guān)鍵字： FPGA  LVDS  DPA  低端    

基于FPGA的LVDS內(nèi)核設(shè)計及其外圍電路設(shè)計

  • 低壓差分信號LVDS（Low Voltage Differential Signal）是由ANSI/TIA/EIA-644-1995定義的用于高速數(shù)據(jù)傳輸?shù)奈锢韺咏涌跇藴?。它具有超高速?.4Gb/s）、低功耗及低電磁輻射的特性，是在銅介質(zhì)上實現(xiàn)千兆位級高速通信的
  • 關(guān)鍵字： 及其  外圍  電路設(shè)計  設(shè)計  內(nèi)核  FPGA  LVDS  基于  
共171條 7/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473