mcu-fpga 文章進(jìn)入mcu-fpga技術(shù)社區(qū)

賽靈思和Synopsys聯(lián)手推出業(yè)界首部開發(fā)方法手冊(cè)

　　全球可編程邏輯解決方案領(lǐng)先廠商賽靈思公司(NASDAQ:XLNX))今日宣布與全球半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造領(lǐng)域的軟件及 IP 領(lǐng)先廠商Synopsys公司(NASDAQ：SNPS)聯(lián)手推出《 FPGA的原型開發(fā)方法手冊(cè)》(FPMM)，這是一本介紹如何使用 FPGA 作為平臺(tái)進(jìn)行片上系統(tǒng)(SoC)開發(fā)的實(shí)用指南。FPMM 收錄了眾多公司的設(shè)計(jì)團(tuán)隊(duì)在設(shè)計(jì)和驗(yàn)證方面的寶貴經(jīng)驗(yàn)。
關(guān)鍵字：賽靈思 FPGA

大規(guī)?，F(xiàn)場(chǎng)可編程門陣列（FPGA）開發(fā)系統(tǒng)電源設(shè)計(jì)研究

摘要：以Xilinx的FPGA為例，介紹了FPGA開發(fā)系統(tǒng)的電源要求和功耗，并給出了采用線性低壓降（LDO）穩(wěn)壓器,DC/DC調(diào)整器,DC/DC控制器和電源模塊等幾種電源解決方案。關(guān)鍵詞：現(xiàn)場(chǎng)可編程門陣列；電源設(shè)計(jì)；DC/DC變換器
關(guān)鍵字：系統(tǒng) 電源設(shè)計(jì) 研究開發(fā) FPGA 現(xiàn)場(chǎng) 可編程陣列大規(guī)模

NI發(fā)布全新 LabWindows?/CVI 2010

　　美國(guó)國(guó)家儀器有限公司(National Instruments，簡(jiǎn)稱NI)近日發(fā)布了全新NI LabWindows/CVI 2010，該軟件可基于驗(yàn)證過(guò)的ANSI C測(cè)試測(cè)量軟件平臺(tái)，提供更高的開發(fā)效率，并簡(jiǎn)化FPGA通信的復(fù)雜度。此外，NI還發(fā)布了LaWindows/CVI 2010 Linux Run-Time模塊和LabWindows/CVI 2010實(shí)時(shí)模塊，可擴(kuò)展開發(fā)環(huán)境至Linux和實(shí)時(shí)操作系統(tǒng)中。
關(guān)鍵字： NI FPGA

28納米FPGA: 降低功耗提高帶寬

　　低功耗和高帶寬是下一代高端設(shè)計(jì)的兩個(gè)主要需求。對(duì)全球范圍多個(gè)應(yīng)用領(lǐng)域的調(diào)研表明，以相同甚至更低功耗及成本來(lái)實(shí)現(xiàn)更大的帶寬已成為大勢(shì)所趨?，F(xiàn)在應(yīng)對(duì)帶寬不斷增長(zhǎng)的技術(shù)是演進(jìn)中的40G和100G系統(tǒng)(以及即將出現(xiàn)的400G系統(tǒng))。設(shè)計(jì)下一代FPGA來(lái)滿足目前對(duì)寬帶和低功耗需求的難度越來(lái)越大。　　
關(guān)鍵字： Altera FPGA

微控制器邁向多核心架構(gòu)

隨著許多應(yīng)用逐漸被開發(fā)，微控制器的市場(chǎng)不斷的成長(zhǎng)，其中32位微控制器的成長(zhǎng)幅度已超越8位，各家廠商無(wú)不使出渾身解數(shù)，提高32位微控制器產(chǎn)品的性能以搶攻龐大的市場(chǎng)商機(jī)。而16位也不若人后，透過(guò)混合式的IP核心，更進(jìn)一步提升效能，積極突圍。
關(guān)鍵字： MCU 瑞薩

Microchip推出全新MCU

　　全球領(lǐng)先的整合單片機(jī)、模擬器件和閃存專利解決方案的供應(yīng)商——Microchip Technology Inc.(美國(guó)微芯科技公司)宣布，推出PIC18F“K80”8位CAN單片機(jī)(MCU)，該產(chǎn)品可以1.8 - 5.5V運(yùn)行并采用超低功耗(XLP)技術(shù)，其休眠電流消耗低于20 nA，為業(yè)界最低。全新MCU還具備一個(gè)片上12位模數(shù)轉(zhuǎn)換器(ADC)和一個(gè)可實(shí)現(xiàn)mTouch?電容式觸摸傳感用戶界面的外設(shè)。
關(guān)鍵字： Microchip MCU

基于FPGA的CMI編碼系統(tǒng)設(shè)計(jì)

摘要：提出了一種基于FPGA并利用Verilog HDL實(shí)現(xiàn)的CMI編碼設(shè)計(jì)方法。研究了CMI碼型的編碼特點(diǎn)，提出了利用Altera公司CycloneⅡ系列EP2C5Q型號(hào)FPGA完成CMI編碼功能的方案。在系統(tǒng)程序設(shè)計(jì)中，首先產(chǎn)生m序列，然后程序
關(guān)鍵字： FPGA CMI 編碼系統(tǒng)設(shè)計(jì)

FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法

摘要：利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種，但大多數(shù)方法都對(duì)FPGA芯片資源的占用非常巨大。針對(duì)這一問(wèn)題，提出一種改進(jìn)型方法來(lái)實(shí)現(xiàn)時(shí)分多址。通過(guò)使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問(wèn)存儲(chǔ)器(雙口RAM)，利用同一塊RAM采
關(guān)鍵字： FPGA 時(shí)分多址改進(jìn)型

基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：基于FPGA和USB2．0的技術(shù)方案，設(shè)計(jì)了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計(jì)實(shí)現(xiàn)的。首先詳細(xì)介紹了整體系統(tǒng)的
關(guān)鍵字： FPGA 數(shù)據(jù)采集系統(tǒng)

基于FPGA+DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)

摘要：激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A/D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

數(shù)字基帶傳輸系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了提高系統(tǒng)的集成度和可靠性，降低功耗和成本，增強(qiáng)系統(tǒng)的靈活性，提出一種采用非常高速積體電路的硬件描述語(yǔ)言(VHDL語(yǔ)言)來(lái)設(shè)計(jì)數(shù)字基帶傳輸系統(tǒng)的方法。詳細(xì)闡述數(shù)字基帶傳輸系統(tǒng)中信號(hào)碼型的設(shè)計(jì)原則，數(shù)
關(guān)鍵字： FPGA 數(shù)字基帶傳輸系統(tǒng)

Altera有望2012年成FPGA龍頭

　　市場(chǎng)分析師預(yù)測(cè)，全球營(yíng)收排名第二大的可程序化邏輯組件供貨商Altera，有機(jī)會(huì)在2012年初取代該市場(chǎng)龍頭Xilinx躍上第一大供貨商位置。　
關(guān)鍵字： Altera FPGA

FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計(jì)

為達(dá)到IRIG-B碼與時(shí)間信號(hào)輸入、輸出的精確同步，采用現(xiàn)代化靶場(chǎng)的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)實(shí)現(xiàn)IRIG-B碼編碼和解碼的設(shè)計(jì)方案和體系結(jié)構(gòu)，設(shè)計(jì)中會(huì)涉及到幾個(gè)不同的時(shí)鐘頻率，F(xiàn)PGA對(duì)時(shí)鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點(diǎn)。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時(shí)鐘基準(zhǔn)，使時(shí)鐘與信號(hào)的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時(shí)間精確同步的效果。
關(guān)鍵字： IRIG-B FPGA DC 編碼

基于FPGA與DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)

激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A／D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不及時(shí)，影響系統(tǒng)可靠性、實(shí)時(shí)性。針對(duì)激光雷達(dá)回?fù)苄盘?hào)，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實(shí)現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲(chǔ)接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時(shí)序以及DSP的EMIF的設(shè)置參數(shù)，并對(duì)異步FIFO數(shù)據(jù)讀寫進(jìn)行仿真，結(jié)合硬件結(jié)構(gòu)詳細(xì)地
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

高精度DDFS信號(hào)源FPGA實(shí)現(xiàn)

為進(jìn)行高精度信號(hào)源的設(shè)計(jì)，同時(shí)降低設(shè)計(jì)成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術(shù)，對(duì)正弦信號(hào)等數(shù)據(jù)進(jìn)行1／4周期壓縮存儲(chǔ)到ROM中，在外部時(shí)鐘頻率為50 MHz，實(shí)現(xiàn)了正弦信號(hào)源的設(shè)計(jì)，同時(shí)，實(shí)現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調(diào)制信號(hào)，系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結(jié)果表明，信號(hào)源精度高，頻率調(diào)整步進(jìn)可達(dá)0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
關(guān)鍵字： DDFS FPGA 高精度信號(hào)源