mcu-fpga 文章進(jìn)入mcu-fpga技術(shù)社區(qū)

ARM通過Cortex-M3進(jìn)軍8、16位MCU市場(chǎng)

　　在近日ARM公司組織的“微控制器市場(chǎng)創(chuàng)新研討會(huì)”和ST的采訪會(huì)上獲悉，ARM公司的Cortex-M3已經(jīng)有18家企業(yè)授權(quán)使用，出貨量數(shù)百萬個(gè)，主要為ST等公司取得。　　Cortex-M3是迄今為止ARM最小的處理核，性能是同一ARM7性能的2倍，功耗比ARM7低1/3，從占為面積到代碼密度等角度來看，都具有優(yōu)勢(shì)。　　表1 Cortex-M3與ARM7相比優(yōu)勢(shì) ??????? 　　不過，盡管Cor
關(guān)鍵字： ARM Cortex-M3 MCU 處理核 8051

NI推出新型可自定義的I/O模塊

　　美國國家儀器有限公司（簡稱NI）推出4種用于PXI平臺(tái)的新型R系列?I/O模塊，這些模塊都配備了高性能的Xilinx?Virtex?-5現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片。NI?PXI-7841R,?PXI-7842R,?PXI-7851R?和PXI-7852R模塊具有8個(gè)模擬輸入、8個(gè)模擬輸出和96個(gè)數(shù)字I/O通道，而且模擬輸入的速率比以前版本的R系列設(shè)備快3.5倍以上。這些新型模塊為工程師和科學(xué)家們提供了即時(shí)可用的硬件；不僅如此，這
關(guān)鍵字： NI I/O模塊 FPGA LabVIEW

Altera發(fā)布業(yè)界首款40nmFPGA

　　Altera公司近日發(fā)布了業(yè)界首款40nmFPGA(現(xiàn)場(chǎng)可編程門陣列)和HardCopyASIC(專用集成電路)。兩者都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。　　StratixIV系列有680K邏輯單元，比Altera的StratixIII系列高兩倍，是目前市場(chǎng)上密度最大的FPGA。器件滿足了眾多市場(chǎng)對(duì)各種高端應(yīng)用的需求，例如無線和有線通信、廣播和ASIC原型開發(fā)等。
關(guān)鍵字： Altera 40nm FPGA

飛思卡爾繼續(xù)擔(dān)任汽車行業(yè)芯片制造業(yè)龍頭老大

　　在滿足汽車業(yè)對(duì)芯片的不斷增長的需求中，飛思卡爾半導(dǎo)體多年來一直領(lǐng)先，這次也不例外?！禨trategy Analytics 2007汽車半導(dǎo)體銷售商市場(chǎng)份額》報(bào)告稱飛思卡爾為汽車業(yè)為第一大供應(yīng)商，這是飛思卡爾連續(xù)第17年在該分析機(jī)構(gòu)年度報(bào)告中排行首位。　　根據(jù)Strategy Analytics報(bào)告，全球汽車半導(dǎo)體市場(chǎng)在2007年增長了9.2%，達(dá)到193億美元。飛思卡爾在這一增長市場(chǎng)中占到10.3%。飛思卡爾還繼續(xù)在北美市場(chǎng)領(lǐng)先，贏得該市場(chǎng)的21.4%，而其最接近的競(jìng)爭(zhēng)對(duì)手僅占8.2%
關(guān)鍵字：飛思卡爾芯片汽車半導(dǎo)體 MCU

世強(qiáng)電訊攜手瑞創(chuàng)國際舉辦全國五大城市巡回研討會(huì)

　　今年6月底至7月初, 世強(qiáng)電訊將攜手瑞創(chuàng)國際（Ramtron Internetional），分別在全國五個(gè)大城市舉辦鐵電存儲(chǔ)器與MCU應(yīng)用技術(shù)巡回研討會(huì)，共同展示多個(gè)工業(yè)領(lǐng)域的鐵電存儲(chǔ)器和MCU應(yīng)用解決方案，藉此世強(qiáng)電訊拉開了在中國市場(chǎng)推廣瑞創(chuàng)鐵電產(chǎn)品的帷幕！　　今年4月中旬, 世強(qiáng)電訊與瑞創(chuàng)國際（Ramtron International）正式簽訂分銷協(xié)議，以期強(qiáng)強(qiáng)聯(lián)手，共同加大Ramtron在中國市場(chǎng)的推廣力度。對(duì)世強(qiáng)分銷權(quán)的委任是Ramtron實(shí)施其預(yù)期銷售增長戰(zhàn)略的一個(gè)重要部分。在過去的0
關(guān)鍵字：世強(qiáng)電訊瑞創(chuàng)國際存儲(chǔ)器 MCU Ramtron

基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)

　　引言　　PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào)，通過電壓比較電路，測(cè)試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對(duì)整個(gè)電路板的測(cè)試。　　由于被測(cè)試的點(diǎn)數(shù)比較多，一般測(cè)試機(jī)都在2048點(diǎn)以上，測(cè)試控制電路比較復(fù)雜，測(cè)試點(diǎn)的查找方法以及切換方法直接影響測(cè)試機(jī)的測(cè)試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。　　硬件控制系統(tǒng) 　　測(cè)試過程是在上位計(jì)算機(jī)的控制下
關(guān)鍵字： FPGA PCB 硬件電路測(cè)試機(jī)

基于最佳接收的UART的設(shè)計(jì)與實(shí)現(xiàn)

　　在嵌入式系統(tǒng)設(shè)計(jì)中常使用通用異步接收和發(fā)送器UART(Universal Asynchronous Receiver/Transmitter)實(shí)現(xiàn)系統(tǒng)控制信息或低速數(shù)據(jù)信息的傳輸，而UART所采用的奇偶校驗(yàn)方式不具備前向糾錯(cuò)能力，檢錯(cuò)能力也有限，所以在設(shè)計(jì)UART時(shí)要盡可能提高其抗干擾能力，以加強(qiáng)系統(tǒng)的可靠性。　　1 基于最佳接收的UART 　　目前UART中的接收器多采用如圖1所示的設(shè)計(jì)。　　同步模塊
關(guān)鍵字： UART 最佳接收 FPGA 同步模塊邏輯優(yōu)化

FPGA競(jìng)爭(zhēng)好像在演戲（下）

　　你是否有過這樣的經(jīng)歷：見到一個(gè)人后，整個(gè)世界一下子明亮起來。所謂的“華堂升輝”、人們所說的“光彩照人”，連又聾又瞎的海倫?凱勒都說“點(diǎn)亮了我心中的明燈”。　　如果你還沒有這樣的經(jīng)歷，建議你去接觸一下FPGA界的人士吧！在半導(dǎo)體業(yè)的星光大道上，F(xiàn)PGA行業(yè)絕對(duì)是個(gè)群星燦爛的領(lǐng)域。激發(fā)你獲得靈感。　　筆者多年前去美國參加一個(gè)會(huì)議，整日浸泡在英語的海洋中，非常boring。因此當(dāng)采訪了A公司和Q公司的市場(chǎng)人員，深受震撼。他們都是高大健美，高高的鼻梁，深邃的眼睛，年齡三、四十，你隨便提
關(guān)鍵字： FPGA 半導(dǎo)體

基于MCU+DSP的運(yùn)動(dòng)控制硬件平臺(tái)設(shè)計(jì)

　 ? 　　引言　　開放式控制器體系結(jié)構(gòu)源于“開放式”的PC(個(gè)人計(jì)算機(jī)) 技術(shù), 目前的開放式運(yùn)動(dòng)控制器多為PC+運(yùn)動(dòng)控制卡結(jié)構(gòu), 隨著MCU(微控制器) 和DSP(數(shù)字信號(hào)處理器)性能的增強(qiáng), MUC和DSP取代PC的趨勢(shì)日趨明顯, 而這種嵌入式的緊湊結(jié)構(gòu)較PC有更廣泛的環(huán)境適應(yīng)性。MCU、DSP和PC差異較大, PC環(huán)境中的運(yùn)動(dòng)控制技術(shù)不可能直接向MCU和DSP系統(tǒng)中轉(zhuǎn)移, 基于MCU和DSP硬件平臺(tái)的運(yùn)動(dòng)控制技術(shù)的研究十分必要。　　設(shè)計(jì)目標(biāo)與需求分析
關(guān)鍵字：運(yùn)動(dòng)控制器開放式 MCU DSP

FPGA競(jìng)爭(zhēng)好像在演戲（中）

　　辭職頻繁　　一個(gè)月前，X公司的VP來京和記者朋友們親切交談、共進(jìn)午餐，大談X公司的發(fā)展前途，由于出差在外而沒有機(jī)會(huì)赴此盛宴的媒體人都十分惋惜?？蓻]想到幾周后，他卻悄然辭職了。　　兩年前，A公司負(fù)責(zé)中國業(yè)務(wù)的B總來京慷慨激昂地講演，展望FPGA美好的未來，回去后記者賣力地寫稿稱頌。但是令人費(fèi)解的是，幾個(gè)月后在處理另一篇邀請(qǐng)函時(shí)，發(fā)現(xiàn)B總怎么成了另一家新公司的老總？打電話一問，才知道B君已辭職，自己創(chuàng)辦了這家公司。　　“投敵叛變” 　　最令人難以理解的是，互相跳到競(jìng)爭(zhēng)
關(guān)鍵字： FPGA 半導(dǎo)體

NI推出4種用于PXI平臺(tái)的新型R系列I/O模塊

　　2008年5月，美國國家儀器有限公司（簡稱NI）推出4種用于PXI平臺(tái)的新型R系列 I/O模塊，這些模塊都配備了高性能的Xilinx Virtex-5現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片。NI PXI-7841R, PXI-7842R, PXI-7851R 和PXI-7852R模塊具有8個(gè)模擬輸入、8個(gè)模擬輸出和96個(gè)數(shù)字I/O通道，而且模擬輸入的速率比以前版本的R系列設(shè)備快3.5倍以上。這些新型模塊為工程師和科學(xué)家們提供了即時(shí)可用的硬件；不僅如此，這些硬件還可通過NI LabVIEW FPGA軟件進(jìn)行圖
關(guān)鍵字： NI I/O模塊 FPGA 嵌入式設(shè)計(jì)

Altera發(fā)布業(yè)界首款40-nm FPGA和HardCopy ASIC

? 　為幫助設(shè)計(jì)人員提高集成度，進(jìn)一步創(chuàng)新，Altera公司今天發(fā)布了業(yè)界的首款40-nm FPGA和HardCopy? ASIC。Stratix? IV FPGA和HardCopy IV ASIC都提供收發(fā)器，在密度、性能和低功耗上遙遙領(lǐng)先。Stratix IV系列有680K邏輯單元(LE)，比Altera的Stratix III系列高2倍，是目前市場(chǎng)上密度最大的FPGA。HardCopy IV ASIC系列在密度上和Stratix IV器件等價(jià)，具有1330萬邏輯門。Alte
關(guān)鍵字： Altera 40-nm FPGA ASIC

基于SOPC的USB密碼模塊硬件與固件設(shè)計(jì)

　　引言　　密碼模塊是指被容納在加密邊界范圍中，執(zhí)行認(rèn)可安全功能(包括加密算法與密鑰產(chǎn)生)的硬件、軟件和固件的組合。集加密存儲(chǔ)、安全認(rèn)證等功能于一體的USB密碼模塊，可作為USB安全鑰載體、USB加密卡、USB大容量加密存儲(chǔ)體應(yīng)用于保護(hù)信息系統(tǒng)和秘密信息的主要工具，具有十分良好的市場(chǎng)應(yīng)用背景。　　SOPC(System On a Programmable Chip)技術(shù)是一種靈活、高效的軟硬件綜合解決方案。硬件上可裁剪、可擴(kuò)充、可升級(jí)，有豐富的IP核可供集成，使得設(shè)計(jì)變得十分靈活。　　本文提
關(guān)鍵字： SOPC USB 密碼模塊嵌入式控制器 NiosII MCU 固件

一種ARM+DSP協(xié)作架構(gòu)的FPGA驗(yàn)證實(shí)現(xiàn)

　　介紹了以ARM+DSP體系結(jié)構(gòu)為基礎(chǔ)的FPGA實(shí)現(xiàn)。在其上驗(yàn)證應(yīng)用算法，實(shí)現(xiàn)了由ARM負(fù)責(zé)對(duì)整個(gè)程序的控制，由DSP負(fù)責(zé)對(duì)整個(gè)程序的計(jì)算，最大程度地同時(shí)發(fā)揮了ARM和DSP的各自優(yōu)勢(shì)。　　ARM通用CPU及其開發(fā)平臺(tái)，是近年來較為流行的開發(fā)平臺(tái)之一，而由ARM+DSP的雙核體系結(jié)構(gòu)，更有其獨(dú)特的功能特點(diǎn)：由ARM完成整個(gè)體系的控制和流程操作，由DSP完成具體的算法和計(jì)算處理。這樣，不但可以充分地發(fā)揮ARM方便的控制優(yōu)勢(shì)，同時(shí)又能最大限度地發(fā)揮DSP的計(jì)算功能。這在業(yè)界已逐漸成為一種趨勢(shì)。　　本
關(guān)鍵字： ARM DSP FPGA 軟硬件協(xié)同驗(yàn)證 SoC

FPGA競(jìng)爭(zhēng)好像在演戲（上）

　　若要問：半導(dǎo)體業(yè)哪個(gè)領(lǐng)域最有趣？我認(rèn)為FPGA。作為記者，大家一提起FPGA公司就很興奮，太充滿活力了，有時(shí)過分得充滿戲劇性。　　當(dāng)中國第一高樓——上海金茂大廈剛剛落成時(shí)，A公司在上海成立辦事處，邀請(qǐng)記者從北京到上海觀摩，下榻金茂。一周后，X公司也宣布已經(jīng)成立上海辦事處，也盛情邀請(qǐng)記者去那里看看，也同樣入住金茂。 ????????????&nbs
關(guān)鍵字： FPGA 半導(dǎo)體 ASIC CPLD