首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> multi-pll

DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)

  • DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì),本文設(shè)計(jì)了一種應(yīng)用于DSP內(nèi)嵌鎖相環(huán)的低功耗、高線性CM0S壓控環(huán)形振蕩器。電路采用四級(jí)延遲單元能方便的獲得正交輸出時(shí)鐘，每級(jí)采用RS觸發(fā)結(jié)構(gòu)來(lái)產(chǎn)生差分輸出信號(hào)，在有效降低靜態(tài)功耗的同時(shí)．具有較好的抗噪聲能力。在延遲單元的設(shè)計(jì)時(shí)。綜合考慮了電壓控制的頻率范圍以及調(diào)節(jié)線性度，選擇了合適的翻轉(zhuǎn)點(diǎn)。 仿真結(jié)果表明．電路叮實(shí)現(xiàn)2MHz至90MHz的頻率調(diào)節(jié)范圍，在中心頻率附近具有很高的調(diào)節(jié)線性度，可完全滿(mǎn)足DSP芯片時(shí)鐘系統(tǒng)的要求。
  • 關(guān)鍵字： 振蕩器  設(shè)計(jì)  環(huán)形  CMOS  內(nèi)嵌  PLL  DSP  

污水處理智能化系統(tǒng)的Multi-Agent通信技術(shù)與實(shí)現(xiàn)

異步FIFO和PLL在高速雷達(dá)數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

  • 異步FIFO和PLL在高速雷達(dá)數(shù)據(jù)采集系統(tǒng)中的應(yīng)用,將異步FIFO和鎖相環(huán)應(yīng)用到高速雷達(dá)數(shù)據(jù)采集系統(tǒng)中用來(lái)緩存A／D轉(zhuǎn)換的高速采樣數(shù)據(jù)，解決嵌入式實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)中，高速采集數(shù)據(jù)量大，而處理器處理速度有限的矛盾，提高系統(tǒng)的可靠性。根據(jù)FPGA內(nèi)部資源的特點(diǎn)，將FIFO和鎖相環(huán)設(shè)計(jì)在一塊芯片上。因?yàn)槲词褂猛鈷霧IFO和PLL器件，使得板卡設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單，并減少硬件板卡的干擾。由于鎖相環(huán)的使用，使得整個(gè)采集系統(tǒng)時(shí)鐘管理方便。異步FIFO構(gòu)成的高速緩存具有一定通用性，方便系統(tǒng)進(jìn)行升級(jí)維護(hù)。
  • 關(guān)鍵字： 數(shù)據(jù)采集  系統(tǒng)  應(yīng)用  雷達(dá)  高速  FIFO  PLL  異步  

自動(dòng)反饋調(diào)節(jié)時(shí)鐘恢復(fù)電路設(shè)計(jì)

三星宣布新層疊封裝技術(shù) 8層僅厚0.6mm

  • 　　三星公司今天宣布，該公司已經(jīng)成功開(kāi)發(fā)出了全球最薄的Multi-die堆疊封裝技術(shù)，將8顆閃存晶片(Die)層疊封裝在一顆芯片內(nèi)，厚度僅為0.6mm，比目前常見(jiàn)的8層封裝技術(shù)厚度降低一半。三星的這項(xiàng)技術(shù)最初是為32GB閃存顆粒設(shè)計(jì)的，將8顆30nm工藝32Gb NAND閃存核心層疊封裝在一顆芯片內(nèi)，每層晶片的實(shí)際厚度僅為15微米，最終封裝完成的芯片才實(shí)現(xiàn)了0.6mm的厚度。據(jù)稱(chēng)這樣的超薄大容量閃存芯片可 以讓手機(jī)和移動(dòng)設(shè)備設(shè)計(jì)者在存儲(chǔ)模塊上節(jié)省40%的空間和重量。 　　三星稱(chēng)，這項(xiàng)層疊封裝新技術(shù)的關(guān)鍵
  • 關(guān)鍵字： 三星  封裝  Multi-die  

一種基于DDS+PLL的Chirp-UWB信號(hào)產(chǎn)生方案

  • 由于超寬帶信號(hào)的帶寬很寬，傳統(tǒng)的信號(hào)產(chǎn)生辦法已不能直接應(yīng)用于超寬帶通信。為此，提出一種基于DDS+PLL的Chirp-UWB信號(hào)產(chǎn)生方案，該方法聯(lián)合使用了DDS和PLL兩種信號(hào)產(chǎn)生技術(shù)，優(yōu)勢(shì)互補(bǔ)。通過(guò)ADS結(jié)合Matlab對(duì)系統(tǒng)的模型建立和性能分析證明，該方案輸出信號(hào)性能優(yōu)良，完全能滿(mǎn)足設(shè)計(jì)要求，并已成功應(yīng)用于某超寬帶通信系統(tǒng)。
  • 關(guān)鍵字： 產(chǎn)生  方案  信號(hào)  Chirp-UWB  DDS  PLL  基于  轉(zhuǎn)換器  

基于FPGA的PLL頻率合成器設(shè)計(jì)

  • 頻率合成技術(shù)是現(xiàn)代通信的重要組成部分，它是將一個(gè)高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過(guò)四則運(yùn)算，產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。頻率合成器是電子系統(tǒng)的心臟，是影響電子系統(tǒng)性能的關(guān)鍵因素之一。本文結(jié)合F
  • 關(guān)鍵字： FPGA  PLL  頻率合成器    

基于低噪音單芯片高頻分頻器的PLL設(shè)計(jì)

  • VSAT是一種小衛(wèi)星通信系統(tǒng)，可為邊遠(yuǎn)地區(qū)的家庭和商業(yè)用戶(hù)提供可靠的、具有成本效應(yīng)的寬帶數(shù)據(jù)和其它業(yè)務(wù)。VSAT采用一種小型天線來(lái)發(fā)送和接收衛(wèi)星信號(hào)，可為所有處于衛(wèi)星覆蓋區(qū)域內(nèi)的用戶(hù)提供高帶寬連接，無(wú)論用
  • 關(guān)鍵字： PLL  設(shè)計(jì)  高頻  單芯片  噪音  基于  

TLi選擇FineSim SPICE作為模擬IC設(shè)計(jì)的標(biāo)準(zhǔn)驗(yàn)證工具

  • 　　芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼(Magma®)設(shè)計(jì)自動(dòng)化有限公司日前宣布，消費(fèi)電子產(chǎn)品全球供應(yīng)商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設(shè)計(jì)的標(biāo)準(zhǔn)驗(yàn)證工具。TLi是在對(duì)大量商用SPICE仿真產(chǎn)品進(jìn)行徹底詳盡的評(píng)估，結(jié)果顯示具有線性多CPU功能的FineSim SPICE提供了較傳統(tǒng)多線程仿真器快上一個(gè)數(shù)量級(jí)的運(yùn)行時(shí)間后才決定選用這款微捷碼軟件。 　　“我們?cè)O(shè)計(jì)著許多不同類(lèi)型的
  • 關(guān)鍵字： Magma  FineSim  PLL  ADC/DAC  高速I(mǎi)/O  

完全集成的PLL發(fā)送器ATA5749及其應(yīng)用

  • 概述
    ATA5749是一款集成了完整小數(shù)分頻器(fractional-N)的PLL射頻發(fā)送器IC，適用于輪胎氣壓計(jì)、遙控?zé)o鍵入口和被動(dòng)式入口汽車(chē)應(yīng)用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調(diào)制，僅使用13．000 0 MHz晶體
  • 關(guān)鍵字： 分頻  應(yīng)用  ATA5749  發(fā)送  集成  PLL  完全  

一種基于DDS和PLL技術(shù)本振源的設(shè)計(jì)與實(shí)現(xiàn)

  • 現(xiàn)代頻率合成技術(shù)正朝著高性能、小型化的方向發(fā)展，應(yīng)用最為廣泛的是直接數(shù)字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數(shù)字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡(jiǎn)述用直接數(shù)字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設(shè)計(jì)的本振源的實(shí)現(xiàn)方案，重點(diǎn)闡述了系統(tǒng)的硬件實(shí)現(xiàn)，包括系統(tǒng)原理、主要電路單元設(shè)計(jì)等，并且對(duì)系統(tǒng)的相位噪聲和雜散性能做了簡(jiǎn)要分析，最后給出了系統(tǒng)測(cè)試結(jié)果。
  • 關(guān)鍵字： DDS  PLL    

IDT 推出 Versacloc 計(jì)時(shí)器件新產(chǎn)品系列

  • 　　致力于豐富數(shù)字媒體體驗(yàn)、提供領(lǐng)先的混合信號(hào)半導(dǎo)體解決方案供應(yīng)商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計(jì)時(shí)器件的最新產(chǎn)品系列。VersaClock III 器件是專(zhuān)為高性能消費(fèi)、電信、網(wǎng)絡(luò)和數(shù)據(jù)通信應(yīng)用設(shè)計(jì)的可編程時(shí)鐘發(fā)生器，可以更經(jīng)濟(jì)有效地在多個(gè)晶體和振蕩器之間進(jìn)行選擇。這些可編程計(jì)時(shí)解決方案對(duì)節(jié)省占板空間和保持功效非常關(guān)鍵，因其體積可能不允許全定制解決方案。多個(gè)具有各種不同需求的系統(tǒng)能夠整合成更少的
  • 關(guān)鍵字： IDT  VersaClock  可編程時(shí)鐘發(fā)生器  PLL  

泰科電子推出Multi-Beam XLE連接器

  • 　　全球全球領(lǐng)先的電子組件供應(yīng)商泰科電子近日宣布推出全新MULTI-BEAM XLE連接器產(chǎn)品。作為泰科電子備受市場(chǎng)認(rèn)可的MULTI-BEAM XL配電連接器的增強(qiáng)版，新產(chǎn)品的負(fù)載電流較標(biāo)準(zhǔn)型MULTI-BEAM XL配電連接器提升20%以上，而耐用度更是其他同類(lèi)產(chǎn)品的兩倍之多。原有MULTI-BEAM XL產(chǎn)品負(fù)載電流為35安培，而新型連接器的每個(gè)觸點(diǎn)可負(fù)載高達(dá)50安培的電流。MULTI-BEAM XLE的觸點(diǎn)設(shè)計(jì)采用直角型垂直P(pán)CB插頭，以及線纜基座式插頭。此外，此款新型連接器還可提供20安培&ldq
  • 關(guān)鍵字： 泰科  連接器  MULTI-BEAM XL  

基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器設(shè)計(jì)

  • 摘 要：結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn)，研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分辨率、低雜散、寬頻段頻率合成器，并對(duì)該頻率合成器進(jìn)行了分析和仿真，從仿真和測(cè)試結(jié)果
  • 關(guān)鍵字： DDS  PLL  驅(qū)動(dòng)  寬帶頻率    
共158條 9/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »

multi-pll介紹

您好，目前還沒(méi)有人創(chuàng)建詞條multi-pll!
歡迎您創(chuàng)建該詞條，闡述對(duì)multi-pll的理解，并與今后在此搜索multi-pll的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473