采用上位機與FPGA開發(fā)板的光纖通道接口適配器設(shè)計,隨著存儲技術(shù)的迅速發(fā)展,存儲容量得到了迅速的增長,存儲系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢,然而,在光纖傳輸要受到光纖通道接口的限制,因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊粋€關(guān)
關(guān)鍵字:
接口 適配器 設(shè)計 通道 光纖 上位 FPGA 開發(fā) 采用
利用Java良好的移植特性的FPGA可編程嵌入式系統(tǒng),傳統(tǒng)的嵌入式產(chǎn)品只能實現(xiàn)某種特定的功能,不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個問題,本文設(shè)計并實現(xiàn)了一種使用Java作為軟件平臺的基于FPGA的可編程嵌入式系統(tǒng),以實現(xiàn)系統(tǒng)對多種本地應(yīng)用和網(wǎng)絡(luò)的支持
關(guān)鍵字:
可編程 嵌入式 系統(tǒng) FPGA 特性 Java 良好 移植 利用
FPGA全局時鐘資源相關(guān)Xilinx器件原語及使用,FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn),并設(shè)計了專用時鐘緩沖與驅(qū)動結(jié)構(gòu),從而使全局時鐘到達芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應(yīng)復(fù)雜設(shè)
關(guān)鍵字:
Xilinx 器件 使用 相關(guān) 資源 全局 時鐘 FPGA
FPGA/EPLD的自上而下設(shè)計方法及其優(yōu)缺點介紹,FPGA/EPLD的自上而下(Top-Down)設(shè)計方法: 傳統(tǒng)的設(shè)計手段是采用原理圖輸入的方式進行的,如圖1所示。通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫,在電路原理圖中繪制所設(shè)計的系統(tǒng),然后通過網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
關(guān)鍵字:
缺點 介紹 及其 方法 自上而下 設(shè)計 FPGA/EPLD
Altera公司(NASDAQ: ALTR)日前宣布,推出40-Gbps以太網(wǎng)(40GbE)和100-Gbps以太網(wǎng)(100GbE)知識產(chǎn)權(quán)(IP)內(nèi)核產(chǎn)品。這些內(nèi)核能夠高效的構(gòu)建需要大吞吐量標準以太網(wǎng)連接的系統(tǒng),包括,芯片至光模塊、芯片至芯片以及背板應(yīng)用等。
關(guān)鍵字:
Altera FPGA
系統(tǒng)級芯片(SoC)解決方案被譽為半導(dǎo)體業(yè)最重要的發(fā)展之一,目前,從數(shù)字手機和數(shù)字電視等消費類電子產(chǎn)品到高端通信LAN/WAN設(shè)備中,這一器件隨處可見。過去,為了創(chuàng)建此類嵌入式系統(tǒng),設(shè)計工程師不得不在處理器、邏輯
關(guān)鍵字:
FPGA 方案 數(shù)字顯示 系統(tǒng)設(shè)計
在汽車電子中廣為采用的微控制器(MCU)正快速面臨時間和成本的壓力。使用MCU的主要優(yōu)勢一直以來都是lsquo;創(chuàng)造具有高性價比的高階系統(tǒng)整合rsquo;。然而,在此一優(yōu)勢之下,有一些與元件本身相關(guān)的潛在成本是超乎于其
關(guān)鍵字:
FPGA 車用 微控制器
微波測量就是利用測量儀器對微波進行定量實驗的方法。在微波元件、器件和微波設(shè)備的生產(chǎn)過程中,有許多環(huán)節(jié)需要微波測量對其零部件、半成品和成品進行檢驗,在設(shè)計時也需要利用微波測量獲得必要的數(shù)據(jù)。微波測量所需
關(guān)鍵字:
測量 應(yīng)用 微波 夾具 芯片 測試 RF
標簽:EMI EMC當(dāng)射頻電路一切都按預(yù)先設(shè)定的方案設(shè)計完成之后,其性能不一定就會完全達標,其中會導(dǎo)致射頻性能不達標的一個重要因素有可能就是電磁干擾,而電磁干擾并不一定是因為射頻范疇內(nèi)電路布局、布線不合理造
關(guān)鍵字:
研究 EMC 天線 電路 RF
0 引言 傳統(tǒng)數(shù)字濾波器硬件的實現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table,LUT)結(jié)構(gòu),這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu),相對于傳統(tǒng)方法來
關(guān)鍵字:
FPGA FIR 分布式算法 低通
摘要:為了產(chǎn)生穩(wěn)定激勵信號的目的,采用Verilog硬件語言在FPGA上實現(xiàn)了數(shù)字頻率合成器的設(shè)計,該設(shè)計包括累加器、波形存儲器、AD轉(zhuǎn)換、低通濾波器等;對累加器、波形存儲器都進行了仿真,并下載到FPGA中,經(jīng)A/D轉(zhuǎn)換
關(guān)鍵字:
FPGA 數(shù)字頻率合成器
摘要:高量程加速度傳感器在小信號的激勵下輸出在10 mV以內(nèi),傳統(tǒng)測試系統(tǒng)的噪聲可能覆蓋如此小的電壓信號,使高量程的加速度傳感器無法測試小的加速度信號。針對這一問題提出了基于自動增益切換控制理論的自適應(yīng)數(shù)字
關(guān)鍵字:
FPGA 數(shù)字 傳感器設(shè)計
為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題,結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理,提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明,采用該方法設(shè)定的FIFO深度能夠
關(guān)鍵字:
LabVIEW FPGA FIFO 模塊
Maxim Integrated Products (NASDAQ: MXIM)推出能夠直接插入符合Digilent? Pmod?標準的任意FPGA/CPU擴展端口的15個外設(shè)模塊套裝。簡單的連接操作和便利的軟件集成可加速原型開發(fā)進度,實現(xiàn)從概念至設(shè)計方案的快速移植。這套模塊的價格極具競爭力,即使在預(yù)算最緊張的情況下,也可以采用先進的高性能IC進行方案測試。
關(guān)鍵字:
Maxim FPGA
All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出針對采用Virtex?-7 FPGA 集成模塊設(shè)計的全新解決方案, 該集成模塊可支持PCI Express (簡稱PCI-E) 3.0 x8標準和 DDR3 外部存儲器,能為開發(fā)人員提供立即啟動基于PCI-E 3.0的設(shè)計所需的全部構(gòu)建模塊。
關(guān)鍵字:
賽靈思 FPGA Virtex-7
rf-fpga介紹
您好,目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條,闡述對rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。
創(chuàng)建詞條