rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

FPGA的功耗概念與低功耗設(shè)計(jì)研究

隨著半導(dǎo)體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又導(dǎo)致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經(jīng)成為深亞微米集成電路設(shè)計(jì)中的一個(gè)重要考慮因素。本文圍繞FPGA功率損耗的組成和產(chǎn)生原理，從靜態(tài)功耗、動(dòng)態(tài)功耗兩大方面出發(fā)，分析了影響FPGA功率耗散的各種因素，并通過(guò)Actel產(chǎn)品中一款低功耗的FPGA進(jìn)一步進(jìn)行說(shuō)明。最后提出了在FPGA低功耗設(shè)計(jì)中的一些問(wèn)題。
關(guān)鍵字： FPGA 功耗概念低功耗設(shè)計(jì)

基于FPGA的并行多通道激勵(lì)信號(hào)產(chǎn)生模塊

引言并行測(cè)試的實(shí)現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實(shí)現(xiàn)并行測(cè)試，關(guān)鍵是對(duì)測(cè)試任務(wù)的分...
關(guān)鍵字： FPGA NiosII FIFO DDS 多通道激勵(lì)信號(hào)

基于FPGA的DDR內(nèi)存條的控制研究與設(shè)計(jì)

1內(nèi)存條的工作原理DDR內(nèi)存條是由多顆粒的DDRSDKAM芯片互連組成，DDRSDRAM是雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)...
關(guān)鍵字： FPGA DDR 內(nèi)存 SDKAM

FPGA的低功耗設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA 低功耗 Flash開(kāi)關(guān) 內(nèi)核電壓

從錯(cuò)誤中學(xué)習(xí) —— 不再仿真

　　前幾天，我與一位從事硬核FPGA設(shè)計(jì)的設(shè)計(jì)師談起我開(kāi)發(fā)系統(tǒng)芯片的方式。由于我提到了‘FPGA’，因此他問(wèn)我對(duì)于仿真器的感覺(jué)怎么樣。而當(dāng)我告訴他我已近三年不依賴(lài)仿真器后，他大吃一驚，覺(jué)得不可思議。　　這同我與許多其他FPGA設(shè)計(jì)師圍繞著提高設(shè)計(jì)抽象度的對(duì)話很類(lèi)似。正如軟件開(kāi)發(fā)人員非常依賴(lài)調(diào)試器和代碼仿真器來(lái)查找錯(cuò)誤和驗(yàn)證功能一樣，F(xiàn)PGA設(shè)計(jì)師同樣一直習(xí)慣利用仿真器來(lái)進(jìn)行這些工作。仿真器為FPGA設(shè)計(jì)師提供了開(kāi)發(fā)復(fù)雜IP所需的控制手段和可視性，隨后設(shè)計(jì)師們?cè)O(shè)計(jì)流程就可以以良好
關(guān)鍵字： Altium 電子設(shè)計(jì) FPGA

從錯(cuò)誤中學(xué)習(xí)――不再仿真

從錯(cuò)誤中學(xué)習(xí)――不再仿真,前幾天，我與一位從事硬核FPGA設(shè)計(jì)的設(shè)計(jì)師談起我開(kāi)發(fā)系統(tǒng)芯片的方式。由于我提到了‘FPGA’，因此他問(wèn)我對(duì)于仿真器的感覺(jué)怎么樣。而當(dāng)我告訴他我已近三年不依賴(lài)仿真器后，他大吃一驚，覺(jué)得不可思議。這同我與許多其
關(guān)鍵字：仿真不再學(xué)習(xí) FPGA

controller_4G08的方案設(shè)計(jì) 實(shí)現(xiàn)了FPGA對(duì)Flash的控制

本文設(shè)計(jì)了一個(gè)Flash控制器controller_4G08，它建立了自己的指令集，可以方便地實(shí)現(xiàn)FPGA對(duì)Flash的控制和讀寫(xiě)操作。FPGA主狀態(tài)機(jī)可以在系統(tǒng)時(shí)鐘頻率下對(duì)controller_4G08發(fā)送指令，然后等待controller_4G08返回的中斷
關(guān)鍵字： Flash 控制 FPGA 實(shí)現(xiàn) 方案設(shè)計(jì) controller_4G08

一種基于FPGA的多路視頻通道控制系統(tǒng)設(shè)計(jì)

視頻監(jiān)控以其直觀、方便、信息內(nèi)容豐富而廣泛應(yīng)用于許多場(chǎng)合。視頻監(jiān)控成為人們生活中不可缺少的技術(shù)。...
關(guān)鍵字： FPGA DSP 視頻監(jiān)控

基于Xilinx FPGA的千兆以太網(wǎng)及E1信號(hào)的光纖傳輸

本文設(shè)計(jì)的基于Xilinx FPGA的千兆位以太網(wǎng)及E1信號(hào)的光纖傳輸系統(tǒng)采用Xilinx XC5VLX30T芯片，通過(guò)以太網(wǎng)測(cè)試儀和數(shù)據(jù)誤碼儀對(duì)本系統(tǒng)分別進(jìn)行性能測(cè)試，測(cè)試結(jié)果滿足設(shè)計(jì)要求，系統(tǒng)工作穩(wěn)定。從而實(shí)現(xiàn)了千兆位以太網(wǎng)信號(hào)和E1信號(hào)的接入功能，為用戶搭建了一個(gè)大容量、多業(yè)務(wù)的傳輸平臺(tái)。
關(guān)鍵字： Xilinx FPGA 千兆以太網(wǎng) 光纖傳輸

FPGA低功耗設(shè)計(jì)須權(quán)衡多項(xiàng)指標(biāo)

　FPGA的功耗高度依賴(lài)于用戶的設(shè)計(jì)，沒(méi)有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密
關(guān)鍵字： FPGA 低功耗設(shè)計(jì) 指標(biāo)

在Virtex-5 FPGA芯片中使用CRC硬模塊

數(shù)據(jù)損壞是與數(shù)據(jù)傳輸和存儲(chǔ)有關(guān)的首要問(wèn)題。只要是在通道上傳輸數(shù)據(jù)，就總會(huì)有出現(xiàn)某些錯(cuò)誤的有限概率。...
關(guān)鍵字： FPGA Virtex Xilinx CRC

FPGA電源的旁路電容值計(jì)算

隨著速度更快密度更高的FPGA器件的出現(xiàn),保持信號(hào)完整性就成為高可靠,可重復(fù)性設(shè)計(jì)的關(guān)鍵.合適的電源旁路和退偶設(shè)計(jì)能夠改善整個(gè)設(shè)計(jì)的信號(hào)完整性.
關(guān)鍵字：計(jì)算電容旁路電源 FPGA

基于FPGA的PROFIBUS-DP集線器設(shè)計(jì)

摘要：給出了用PROFIBUS―DP HUB來(lái)改變現(xiàn)場(chǎng)總線拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)方案，并對(duì)數(shù)據(jù)轉(zhuǎn)發(fā)方法進(jìn)行比較。描述了DP協(xié)議傳輸?shù)母袷?，重點(diǎn)介紹并分析了兩種幀結(jié)束檢測(cè)方法及其優(yōu)劣，最后通過(guò)八通道DP HUB的實(shí)例來(lái)說(shuō)明了整個(gè)設(shè)計(jì)
關(guān)鍵字：設(shè)計(jì) 集線器 PROFIBUS-DP FPGA 基于

基于FPGA的Viterbi譯碼器設(shè)計(jì)

摘要：卷積碼及其Viterbi譯碼是現(xiàn)代通信系統(tǒng)中常用的一種信道編碼方法。文中介紹了Viterbi譯碼算法的原理，分析了Viterbi譯碼器的結(jié)構(gòu)，然后用Verilog語(yǔ)言設(shè)計(jì)了一種基于Altera公司的EP3C120F780C8芯片的(2，l，7)Vi
關(guān)鍵字： Viterbi FPGA 譯碼器

基于FPGA的LDPC編碼設(shè)計(jì)

針對(duì)低密度奇偶校驗(yàn)碼(簡(jiǎn)稱(chēng)LDPC碼)的直接編碼運(yùn)算量較大、復(fù)雜度高，根據(jù)RicIlarclson和Urbanke(RU)建議的編碼方案，介紹一種適于在FPGA上實(shí)現(xiàn)，利用有效校驗(yàn)矩陣來(lái)降低編碼復(fù)雜度的LDPC編碼方案，給出了編碼器設(shè)計(jì)實(shí)現(xiàn)的原理和編碼器的結(jié)構(gòu)和基本組成。在QuartusⅡ7．2軟件平臺(tái)上采用基于FPGA的VHDL語(yǔ)言實(shí)現(xiàn)了有效的編碼過(guò)程。結(jié)果表明：此方案在保證高效可靠傳輸?shù)耐瑫r(shí)降低了實(shí)現(xiàn)的復(fù)雜度。這種編碼方案可靈活應(yīng)用于不同的校驗(yàn)矩陣H，碼長(zhǎng)和碼率的系統(tǒng)中。
關(guān)鍵字： FPGA LDPC 編碼