rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

萊迪思推出全新的低功耗MachXO3控制PLD器件，增強(qiáng)嵌入式I/O擴(kuò)展和電路板級(jí)管理功能

　　萊迪思半導(dǎo)體公司,客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商，今日宣布廣受市場(chǎng)歡迎的MachXO3?控制PLD系列迎來(lái)新成員，可滿足通信和工業(yè)市場(chǎng)上不斷變化的設(shè)計(jì)需求。全新的MachXO3-9400器件提供低功耗1.2 V內(nèi)核封裝選擇，適用于對(duì)散熱要求嚴(yán)苛的環(huán)境，為電機(jī)控制和電路板管理功能提供更多FPGA邏輯資源，為服務(wù)器和存儲(chǔ)應(yīng)用提供更多I/O。為了幫助采用MachXO3器件進(jìn)行設(shè)計(jì)開(kāi)發(fā)的客戶(hù)，萊迪思同時(shí)推出了性能強(qiáng)大且提供更多靈活性的評(píng)估板，支持各類(lèi)系統(tǒng)架構(gòu)，包括電路板管理、嵌入式微控制器I
關(guān)鍵字：萊迪思 FPGA

2017年10月26日，高云半導(dǎo)體在上海召開(kāi)2017年度新品發(fā)布會(huì)，推出的GW1NS-2 SoC、GW3AT高性能FPGA和RISC-V平臺(tái)化產(chǎn)品。產(chǎn)品延續(xù)高云半導(dǎo)體創(chuàng)新血統(tǒng)，憑借精準(zhǔn)的市場(chǎng)定位與完整的FPGA解決方案，旨在打造國(guó)產(chǎn)FPGA的民族品牌。
關(guān)鍵字： FPGA 高云半導(dǎo)體

　　現(xiàn)象一：這板子的PCB設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧　　點(diǎn)評(píng)：自動(dòng)布線必然要占用更大的PCB面積，同時(shí)產(chǎn)生比手動(dòng)布線多好多倍的過(guò)孔，在批量很大的產(chǎn)品中，PCB廠家降價(jià)所考慮的因素除了商務(wù)因素外，就是線寬和過(guò)孔數(shù)量，它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量，節(jié)約了供應(yīng)商的成本，也就給降價(jià)找到了理由。　　現(xiàn)象二：這些總線信號(hào)都用電阻拉一下，感覺(jué)放心些?！　↑c(diǎn)評(píng)：信號(hào)需要上下拉的原因很多，但也不是個(gè)個(gè)都要拉。上下拉電阻拉一個(gè)單純的輸入信號(hào)，電流也就幾十微安以下，但拉一個(gè)被驅(qū)動(dòng)了的信號(hào)，其電流將達(dá)
關(guān)鍵字： PCB FPGA

　　廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱(chēng)“高云半導(dǎo)體”)于10月26日在上海東錦江希爾頓逸林酒店隆重召開(kāi)2017年度新產(chǎn)品發(fā)布會(huì)，發(fā)布了小而專(zhuān)的GW1NS-2 SoC、高精尖的GW3AT高性能FPGA和RISC-V平臺(tái)化產(chǎn)品。　　　　縱觀高云半導(dǎo)體發(fā)展史，這是一家成立(2014年1月)到現(xiàn)在僅三年多的一家初創(chuàng)企業(yè)，據(jù)官網(wǎng)資料顯示：“其首期投資5億元人民幣，旨在成為中國(guó)擁有自主知識(shí)產(chǎn)權(quán)，以55納米工藝級(jí)別以上的FPGA芯片為主導(dǎo)產(chǎn)品的集成電
關(guān)鍵字：高云 FPGA

FPGA數(shù)據(jù)采集電子電路設(shè)計(jì)攻略 —電路圖天天讀（163）-提出一種基于FPGA技術(shù)的多路數(shù)字量采集模塊，利用FPGA的I/O端口數(shù)多且可編程設(shè)置的特點(diǎn)，配以VHDL編寫(xiě)的 FPGA內(nèi)部邏輯，實(shí)現(xiàn)采集多路數(shù)字量信號(hào)。
關(guān)鍵字： FPGA MCU 智能硬件

FPGA開(kāi)發(fā)外設(shè)子板模塊電路設(shè)計(jì)詳解 —電路圖天天讀（161）-FPGA以并行運(yùn)算為主，以硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，相比于PC或單片機(jī)（無(wú)論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，也造成了FPGA開(kāi)發(fā)入門(mén)較難。
關(guān)鍵字： FPGA 驅(qū)動(dòng)電路智能硬件

FPGA電子電路設(shè)計(jì)圖集錦TOP12 —電路圖天天讀（105）-作為專(zhuān)業(yè)集成電路領(lǐng)域中的半定制電路而出現(xiàn)的FPGA，不但解決了定制電路的不足，而且克服了原有可編程器件因門(mén)電路數(shù)有限的而產(chǎn)生的缺點(diǎn)。
關(guān)鍵字：智能硬件 MCU FPGA

基于FPGA水磁無(wú)刷直流電機(jī)控制電路-主要介紹基于現(xiàn)場(chǎng)可編程門(mén)陣列及EDA方法學(xué)的永磁無(wú)刷直流電機(jī)控制系統(tǒng)的電子電路設(shè)計(jì)。
關(guān)鍵字：智能硬件 FPGA 控制電路 BLDC

FT245BM與FPGA的USB接口電路設(shè)計(jì)-USB總線因其傳輸速度快、占用資源少以及真正的即插即用等諸多優(yōu)點(diǎn)，受到了廣大開(kāi)發(fā)者的青睞，已經(jīng)成為很多計(jì)算機(jī)設(shè)備的一種基本配置。
關(guān)鍵字： FPGA USB 接口電路

FPGA/CPLD數(shù)字電路原理解析-當(dāng)產(chǎn)生門(mén)控時(shí)鐘的組合邏輯超過(guò)一級(jí)時(shí)，證設(shè)計(jì)項(xiàng)目的可靠性變得很困難。即使樣機(jī)或仿真結(jié)果沒(méi)有顯示出靜態(tài)險(xiǎn)象，但實(shí)際上仍然可能存在著危險(xiǎn)。通常，我們不應(yīng)該用多級(jí)組合邏輯去鐘控PLD設(shè)計(jì)中的觸發(fā)器。
關(guān)鍵字：智能硬件 MCU FPGA

FPGA芯片最小系統(tǒng)電路設(shè)計(jì)攻略 —電路圖天天讀（103）-設(shè)計(jì)一個(gè)基于FLEX10K芯片的最小系統(tǒng)，通過(guò)對(duì)該最小系統(tǒng)的設(shè)計(jì)讓大家能夠更好的了解FPGA，并對(duì)其產(chǎn)生濃厚的興趣，為更多想要了解學(xué)習(xí)FPGA的工程師做個(gè)很好的開(kāi)頭。
關(guān)鍵字：智能硬件 MCU FPGA

FPGA開(kāi)發(fā)配置模式電路設(shè)計(jì)精華集錦-隨著FPGA 成為系統(tǒng)級(jí)解決方案的核心，大型、復(fù)雜設(shè)備常需要多片大規(guī)模的 FPGA。如果使用 PROM 進(jìn)行配置，需要很大的 PCB 面積和高昂的成本.
關(guān)鍵字： FPGA 串口通信智能硬件 MCU