首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> synopsys

R&S和Synopsys為加速LTE/LTE-Advanced設計達成戰(zhàn)略合作

  • 全球領先的半導體設計、驗證和制造軟件及知識產(chǎn)權（IP）供應商新思科技有限公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）與無線和移動行業(yè)測試與測量解決方案主要供應商羅德與施瓦茨公司（Rohde & Schwarz，簡稱R&S公司）今天宣布形成戰(zhàn)略合作關系，以加速服務于下一代LTE和LTE- Advanced標準的芯片、手機和基站的設計和驗證。Synopsys為此項合作提供了其在算法設計和驗證解決方案領域內的優(yōu)勢技術，包括符合標準的參考庫；R&S公司則提供了它的信號發(fā)生器方面的專長以及
  • 關鍵字： Synopsys  Rohde & Schwarz  LTE  

Synopsys推出動態(tài)解析度自適應解碼器軟件優(yōu)化版本

  • 　　全球領先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技有限公司(Synopsys, Inc.， 納斯達克股票市場代碼：SNPS)日前宣布推出動態(tài)解析度自適應(DRA)解碼器軟件的優(yōu)化版本，主要面向已廣泛應用的DesignWare? ARC? Sound AS211SFX 和各種AS221BD 音頻處理器。
  • 關鍵字： Synopsys  DRA  IP  

Synopsys和華虹NEC合作推出低功耗參考流程3.0

  • 　　全球領先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技有限公司(Synopsys, Inc.， 納斯達克股票市場代碼：SNPS)，以及中國大陸領先的IC代工服務供應商上海華虹NEC電子有限公司(HHNEC)今日宣布：即日起推出130納米參考流程版本3.0。該參考流程是Synopsys和華虹NEC共同合作的結晶，它將Synopsys Eclypse? 低功耗解決方案加入到之前為設計師所提供的各種參考流程之中。
  • 關鍵字： Synopsys  130nm工藝  

Synopsys宣布提供DesignWareTM數(shù)據(jù)轉換器IP

  • 　　全球領先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技有限公司日前宣布：該公司所提供經(jīng)芯片生產(chǎn)驗證的DesignWareTM數(shù)據(jù)轉換器IP，已被應用于中芯國際廣受歡迎的65納米低漏電(Low Leakage)工藝技術。這可幫助設計工程師更有效地提升其芯片的功率，并在集成設計上達事半功倍之效。
  • 關鍵字： Synopsys  65nm  數(shù)據(jù)轉換器  

Synopsys推出HAPS?-600 系列

  • 　　全球領先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技有限公司(Synopsys, Inc.， 納斯達克股票市場代碼：SNPS)日前宣布推出HAPS?-600 系列，這是其HAPS系列基于現(xiàn)場可編程門陣列(FPGA)原型驗證系統(tǒng)中容量最高的一款產(chǎn)品。HAPS-600系列將基于FPGA的原型驗證系統(tǒng)容量擴展到高達相當于8100萬ASIC門，從而確保了各種更大SoC項目的早期軟件開發(fā)。
  • 關鍵字： Synopsys  FPGA  

Synopsys和中芯國際合作推出新SoC綜合設計解決方案

  • 　　全球領先的半導體設計、驗證、和制造軟件及知識產(chǎn)權 (IP) 的供應商新思科技有限公司(納斯達克市場交易代碼：SNPS)和中芯國際集成電路制造有限公司(中芯國際，紐約證券交易所交易代碼：SMI，香港聯(lián)交所交易代碼：00981.HK)宣布已正式提供用于中芯國際先進65-nm 工藝的系統(tǒng)級芯片 (SoC) 綜合設計解決方案。該解決方案將 Synopsys 豐富的 DesignWare? 接口、模擬 IP 產(chǎn)品組合和其他基礎性 IP，通過可調參考流程與 Galaxy? 實現(xiàn)平臺集成在一起。
  • 關鍵字： Synopsys  SoC  

新思科技為創(chuàng)意電子達成首次流片就試產(chǎn)成功的成果

  • 　　全球半導體設計、驗證及制造軟件暨IP領導廠商新思科技(Synopsys)今日宣布，利用新思科技完整的DesignWare® SATA IP解決方案，包含控制器、實體層以及驗證IP，使創(chuàng)意電子(Global Unichip Corp.) 之GP5080固態(tài)硬盤系統(tǒng)單芯片第一次流片就試產(chǎn)成功之成果。 　　系統(tǒng)單芯片設計代工服務的龍頭企業(yè)創(chuàng)意電子，肯定了新思科技的DesignWare SATA IP在品質、功耗、性能和功能集上的卓越性。對創(chuàng)意電子來說SATA的互通性是一個關鍵的需求，而新思科技是唯
  • 關鍵字： Synopsys  DesignWare  IP  

新思科技助力英飛凌實現(xiàn)40納米3G基帶處理器芯片設計成功

  • 　　新思科技有限公司日前宣布：英飛凌科技(西安)有限公司通過采用新思完整的、基于統(tǒng)一功率格式(UPF)的低功耗綜合、物理實現(xiàn)和驗證流程，完成了國內首款采用40nm工藝技術的3G智能手機基帶處理器設計，并按照時間計劃成功實現(xiàn)一次流片成功。 　　為了達到芯片設計目標，英飛凌確定了在設計過程中采用了Synopsys全套實施流程，包括Design Compiler編譯器、ICC布局工具等，同時引入新思的知識產(chǎn)權(IP)和支持服務。同時，還結合了英飛凌在移動通信基帶芯片領域里豐富的經(jīng)驗和工程師的創(chuàng)新能力。 　　
  • 關鍵字： Synopsys  40nm  基帶處理器  

2009年EDA廠商排名出爐 Synopsys仍占榜首

  • 　　由Gary Smith的EDA小組及Nancy Wu與Marry Olsson共同編輯的市場統(tǒng)計已經(jīng)完成。2009年最大的變化是Mentor超過Cadence成為EDA市場全球銷售額依產(chǎn)品計的第二。這也意味著市場向ESL方法論過渡。Synopsys仍是首位。 　　Mentor在IC設計居第二。在兼并Valor后mentor成為PCB設計的第三。 　　在Walden Rhines的帶領下當轉向RTL設計方法時，相信近期Cadence已經(jīng)停止它的市場份額下降，十分相似于Mentor的變化。 　　
  • 關鍵字： Synopsys  EDA  

新思科技與中芯國際推出DesignWare USB 2.0 nanoPHY

  • 　　全球半導體設計制造軟件和知識產(chǎn)權領先企業(yè)新思科技有限公司和全球領先的半導體制造商中芯國際集成電路有限公司今天宣布開始提供用于中芯國際65納米(nanometer)低漏電(Low Leakage)工藝技術的新思科技經(jīng)硅驗證的和獲得USB標志認證的DesignWare® USB 2.0 nanoPHY知識產(chǎn)權(IP)。作為一家提供包括控制器、PHY和驗證IP等USB2.0接口完整IP解決方案的領先供應商，新思科技繼續(xù)致力于通過提供高品質IP助力設計人員降低集成風險，這些IP具備了驗證過的互操作性，
  • 關鍵字： Synopsys  IP  65納米  DesignWare   

Synopsys推出快速原型系統(tǒng)HAPS-60系列

  • 下一代系統(tǒng)提供最高的性能、最高的容量、預測試IP和獨有先進驗證功能 美國加利福尼亞州山景城，2010年5月—— 全球領先的半導體設計、驗證和制造軟件及知識產(chǎn)權（IP）供應商新思科技有限公司（Nasdaq:SNPS）今天宣布推出快速原型系統(tǒng)HAPS™-60系列，這是一種可降低復雜SoC設計和驗證挑戰(zhàn)的綜合解決方案。HAPS-60系列是Confirma™ Rapid Prototyping Platform快速原型平臺的一部分，是一種易于使用和具有高性價比的快
  • 關鍵字： Synopsys  HAPS-60  SoC  

Synopsys綜合和布局及布線生產(chǎn)效率提升兩倍

  • 　　Synopsys日前宣布，在其Galaxy設計實現(xiàn)平臺中推出了最新的RTL綜合工具Design Compiler 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。Design Compiler自1988年問世以來，隨著工藝技術從1.5微米到32納米的進步，而不斷得到調整升級。而今時序與面積布線的優(yōu)化已成為主要的挑戰(zhàn)，最新版工具與時俱進，針對拓撲技術進行擴展，為Synopsys布局布線解決方案IC Compiler提供“物理層指引”;將時序和面積的一致性提升至5%的同時，還將IC
  • 關鍵字： Synopsys  RTL  32納米  

Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

  • 　　全球領先的半導體設計、驗證和制造的軟件及知識產(chǎn)權(IP)供應商新思科技有限公司日前宣布：該公司在其Galaxy™設計實現(xiàn)平臺中推出了最新的創(chuàng)新RTL綜合工具Design Compiler 2010，它將綜合和物理層實現(xiàn)流程增速了兩倍。為了滿足日益復雜的設計中極具挑戰(zhàn)性的進度要求，工程師們需要一種RTL綜合解決方案，使他們盡量減少重復工作并加速物理實現(xiàn)進程。為了應對這些挑戰(zhàn)，Design Compiler 2010對拓撲技術進行擴展，為Synopsys旗艦布局布線解決方案IC Compile
  • 關鍵字： Synopsys  Galaxy  RTL  

Synphony：IC設計因此而改變

  • 　　假如IC設計的速度能夠加快數(shù)倍，那么擁有各種復雜功能的各類電子產(chǎn)品將再次改變我們的生活。 　　IC設計中設計與驗證的流程通常需要數(shù)月甚至數(shù)年，其中的人工重新編碼的過程費時且容易出錯，Synopsys選擇這一環(huán)節(jié)為突破，開發(fā)出了Synphony高層次綜合EDA工具，通過其獨特的MATLAB語言、基于模型的解決方案，針對ASIC和FPGA芯片設計實現(xiàn)了10倍的設計與驗證能力。 　　據(jù)Synopsys公司總監(jiān)Chris Eddington介紹，Synphony的創(chuàng)意來自被收購的Synplicity公司，
  • 關鍵字： Synopsys  IC設計  EDA  

Synopsys推出Synphony高層次綜合

  • 　　全球領先的半導體設計、驗證和制造軟件、硬件及知識產(chǎn)權(IP)供應商新思科技公司(NASDAQ: SNPS)，今天宣布推出其Synphony HLS (High Level Synthesis)解決方案。該解決方案集成了M語言和基于模型的綜合法，與 傳統(tǒng)RTL流程相比，能夠為通信和多媒體應用提供高達10倍速的更高的設計和驗證能力。Synphony HLS為ASIC 和 FPGA的應用、架構和快速原型生成最優(yōu)化的RTL。此外，通過在虛擬平臺中為系統(tǒng)驗證和早期軟件開發(fā)生成C模型，Synphony HLS補充
  • 關鍵字： Synopsys  Synphony  HLS  
共171條 9/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

synopsys介紹

Synopsys公司(Nasdaq: SNPS)是為全球集成電路設計提供電子設計自動化(EDA)軟件工具的主導企業(yè)。為全球電子市場提供技術先進的IC設計與驗證平臺，致力于復雜的芯片上系統(tǒng)(SoCs)的開發(fā)。同時，Synopsys公司還提供知識產(chǎn)權和設計服務，為客戶簡化設計過程，提高產(chǎn)品上市速度。 Synopsys公司總部設在美國加利福尼亞州Mountain View，有超過60家分公司分布在北美 [ 查看詳細 ]

相關主題

熱門主題

(Synopsys)    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473