vhdl-cpld 文章進(jìn)入vhdl-cpld技術(shù)社區(qū)

基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)

介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測(cè)試系統(tǒng)接口，通過(guò)時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測(cè)試系
關(guān)鍵字： EDA CPLD 測(cè)試系統(tǒng)接口 VHDL

隨著集成電路技術(shù)的高速發(fā)展，VHDL已成為設(shè)計(jì)數(shù)字硬件時(shí)常用的一種重要手段。介紹EDA技術(shù)及VHDL語(yǔ)言特點(diǎn)，以串行加法器為例，分析串行加法器的工作原理
關(guān)鍵字： EDA VHDL 串行加法器

Petri網(wǎng)是異步并發(fā)現(xiàn)象建模的重要工具，Petri網(wǎng)的硬件實(shí)現(xiàn)將為并行控制器的設(shè)計(jì)提供一種有效的途徑.本文在通用的EDA軟件Max+PlusII中，研究了基本Petr
關(guān)鍵字： EDA技術(shù) FPGA VHDL Petri網(wǎng)

1. 概述本設(shè)計(jì)基于CPLD設(shè)計(jì)一款數(shù)字溫度計(jì)，溫度傳感器使用DS18B20，CPLD采用EPM240T100C5。DS18B20 具有體積小，硬件開(kāi)銷(xiāo)低(只需要一根信號(hào)線)，抗干
關(guān)鍵字：溫度計(jì) cpld

　　ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM也是單片機(jī)。ARM架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案，四個(gè)功能模塊可供生產(chǎn)廠商根據(jù)不同用戶(hù)的要求來(lái)配置生產(chǎn)?！　∮捎谒挟a(chǎn)品均采用一個(gè)通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行。目前ARM在手持設(shè)備市場(chǎng)占有90以上的份額，可以有效地縮短應(yīng)用程序開(kāi)發(fā)與
關(guān)鍵字： CPLD FPGA DSP

　　1、查找表LUT和編程方式　　第一部分：查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)。　　由于FPGA需要被反復(fù)燒寫(xiě)，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿(mǎn)足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí)FPGA采用
關(guān)鍵字： FPGA CPLD

采用CPLD電器定時(shí)開(kāi)關(guān)控制系統(tǒng)電路-隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高，但現(xiàn)有的許多電器還不具備定時(shí)開(kāi)啟和關(guān)閉功能，許多需要在固定時(shí)間開(kāi)關(guān)的裝置，還需人工值守和操作，因此設(shè)計(jì)帶有時(shí)鐘顯示功能的多個(gè)電器定時(shí)開(kāi)關(guān)控制系統(tǒng)，具有實(shí)際意義。
關(guān)鍵字： CPLD 開(kāi)關(guān)控制應(yīng)用電路

五大優(yōu)勢(shì)凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長(zhǎng)-可編程邏輯器件的兩種類(lèi)型是現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。在這兩類(lèi)可編程邏輯器件中，F(xiàn)PGA是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
關(guān)鍵字： ASIC FPGA CPLD 半導(dǎo)體芯片

基于FPGA的數(shù)字密碼鎖-本文介紹了一種以FPGA 為基礎(chǔ)的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng)，并且進(jìn)一步細(xì)劃為若干模塊，然后用硬件描述語(yǔ)言VHDL 來(lái)設(shè)計(jì)這些模塊，同時(shí)進(jìn)行硬件測(cè)試。
關(guān)鍵字： VHDL FPGA 液晶顯示驅(qū)動(dòng) QuartusII

FPGA/CPLD設(shè)計(jì)小技巧-這是一個(gè)在設(shè)計(jì)中常犯的錯(cuò)誤列表這些錯(cuò)誤常使得你的設(shè)計(jì)不可靠或速度較慢為了提高你的設(shè)計(jì)性能和提高速度的可靠性你必須確定你的設(shè)計(jì)通過(guò)所有的這些檢查。
關(guān)鍵字： FPGA CPLD

本文介紹了EDA技術(shù)主要特點(diǎn)和功能，并對(duì)將EDA技術(shù)引入到數(shù)字電路設(shè)計(jì)工作方案進(jìn)行了探討。
關(guān)鍵字： EDA技術(shù) PCB SOC芯片 VHDL

大規(guī)?？删幊踢壿嬈骷﨏PLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類(lèi)可編程邏輯器件，電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)嶒?yàn)室設(shè)計(jì)出所自己所需要的專(zhuān)用芯片和專(zhuān)用產(chǎn)品，從而大大縮短了產(chǎn)品上市時(shí)間.
關(guān)鍵字： MIDI播放器 CPLD FPGA

設(shè)計(jì)一個(gè)洗衣機(jī)洗滌程序控制器，控制洗衣機(jī)的電機(jī)作如下規(guī)律運(yùn)轉(zhuǎn)：用兩位數(shù)碼管預(yù)置洗滌時(shí)間（分鐘數(shù)），洗滌過(guò)程在送入預(yù)置時(shí)間后開(kāi)始運(yùn)轉(zhuǎn)，洗滌中按倒計(jì)時(shí)方式對(duì)洗滌過(guò)程作計(jì)時(shí)顯示，用LED表示電機(jī).
關(guān)鍵字：洗衣機(jī) 洗滌程序 FPGA CPLD

　　當(dāng)前，醫(yī)用無(wú)線內(nèi)窺鏡已有產(chǎn)品問(wèn)世。以色列GI公司早在2001年5月即推出其M2A無(wú)線內(nèi)窺鏡產(chǎn)品，并獲得美國(guó)FDA認(rèn)證。GI公司生產(chǎn)的膠囊型內(nèi)窺鏡長(zhǎng)為26 mm，直徑為11mm，重3.5g;采用微功耗CMOS圖像傳感器，可觀察視角為14O°，可看清0.lmm左右的物體，采集速度為2幀/s。日本RF公司也于2001年底研制出NORIKA3膠囊型內(nèi)窺鏡系統(tǒng)。該產(chǎn)品采用超小型CCD攝像頭，含有8個(gè)鏡頭，可觀察視角為360°，圖像幀率可達(dá)30幀 /s。“NORIKA3
關(guān)鍵字： ARM CPLD