vhdl-cpld 文章 進入vhdl-cpld技術社區(qū)
Verilog HDL的歷史及設計流程
- Verilog HDL 是硬件描述語言的一種,用于數字電子系統(tǒng)設計。該語言是 1983 年由 GDA ( GateWay Design Automation )公司的 Phil Moorby 首創(chuàng)的。 Phil Moorby 后來成為 Verilog - XL 的主要設計者和 Cadence 公司( Cadence Design System )的第一個合伙人。
- 關鍵字: VerilogHDL VHDL 設計流程
基于CPLD/FPGA的出租車計費系統(tǒng)
- 介紹了出租車計費器系統(tǒng)的組成及工作原理,簡述了在EDA平臺上用單片CPLD器件構成該數字系統(tǒng)的設計思想和實現過程。論述了車型調整模塊、計程模塊、計費模塊、譯碼動態(tài)掃描模塊等的設計方法與技巧。
- 關鍵字: CPLD/PPGA 硬件描述語言 出租車計費器 MAX+PLUS軟件 數字系統(tǒng)
SystemVerilog語言簡介
- Verilog模塊之間的連接是通過模塊端口進行的。為了給組成設計的各個模塊定義端口,我們必須對期望的硬件設計有一個詳細的認識。不幸的是,在設計的早期,我們很難把握設計的細節(jié)。
- 關鍵字: SystemVerilog 語言 VHDL
CPLD芯片選型(三)
- Xilinx CoolRunner 系列CPLD器件分CoolRunner-Ⅱ系列和CoolRunner XPLA 3系列器件。1999年8月,Xilinx收購了Philips的CoolRunner生產線并開始提供XPLA(eXtenden Programmable Logic Array,加強型可編程邏輯陣列)系列器件
- 關鍵字: Xilinx CoolRunner CPLD
什么是VHDL?
- VHDL 語言的英文全名是 Very High Speed Integrated Circuit Hardware Description Language ,即超高速集成電路硬件描述語言。 HDL 發(fā)展的技術源頭是:在 HDL 形成發(fā)展之前,已有了許多程序設計語言,如匯編、 C 、 Pascal 、 Fortran 、 Prolog 等。
- 關鍵字: VHDL
CPLD/FPGA技術及電子設計自動化
- 電子設計自動化(EDA)的實現是與CPLD/FPGA技術的迅速發(fā)展息息相關的。CPLD/FPGA是80年代中后期出現的,其特點是具有用戶可編程的特性。利用PLD/FPGA,電子系統(tǒng)設計工程師可以在實驗室中設計出專用IC,實現系統(tǒng)的集成,從而大大縮短了產品開發(fā)、上市的時間,降低了開發(fā)成本。此外,CPLD/FPGA還具有靜態(tài)可重復編程或在線動態(tài)重構特性,使硬件的功能可象軟件一樣通過編程來修改,不僅使設計修改和產品升級變得十分方便,而且極大地提高了電子系統(tǒng)的靈活性和通用能力。
- 關鍵字: 可編程邏輯器件 FPGA CPLD 電子設計 靈活性
vhdl-cpld介紹
您好,目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條,闡述對vhdl-cpld的理解,并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對vhdl-cpld的理解,并與今后在此搜索vhdl-cpld的朋友們分享。 創(chuàng)建詞條