xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的等效時(shí)間采樣

在現(xiàn)代電子測量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ)，以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集，根據(jù)奈奎斯特定理，采樣頻率必須為信號(hào)頻率的2倍以上
關(guān)鍵字：等效時(shí)間采樣 FPGA 數(shù)據(jù)采集變頻

一種精確幀同步算法及FPGA實(shí)現(xiàn)

在衛(wèi)星通信系統(tǒng)中，發(fā)送端通常利用不同的分組時(shí)隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號(hào)，而接收端為了準(zhǔn)確識(shí)別和分離出數(shù)據(jù)流中的各路信號(hào)，需要采用幀同步算法進(jìn)行分組檢測和符號(hào)同步，其中分組檢測用來識(shí)別數(shù)據(jù)分
關(guān)鍵字：幀同步相關(guān) FPGA 衛(wèi)星通信接收機(jī)

基于FPGA流水線結(jié)構(gòu)并行FFT的設(shè)計(jì)與實(shí)現(xiàn)

離散傅里葉變換DFT在通信、控制、信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等領(lǐng)域中有著廣泛的應(yīng)用。FFT算法是作為DFT快速算法提出的，它將長序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量。FFT的FPGA實(shí)
關(guān)鍵字： FFT FPGA 流水線并行處理

基于FPGA的天線選通電路設(shè)計(jì)

某定向設(shè)備采用多普勒效應(yīng)測向原理，即當(dāng)天線振子做圓周運(yùn)動(dòng)時(shí)，天線振子本身與目標(biāo)信號(hào)源就會(huì)產(chǎn)生相對(duì)速度，使振子感應(yīng)到的信號(hào)產(chǎn)生了多普勒頻移，通過對(duì)振子感應(yīng)信號(hào)相位的處理，從而達(dá)到測向的目的。而為了提高天
關(guān)鍵字： FPGA VHDL 選通電路分頻

SDR SDRAM（理論篇）

由于SDRAM本身就是一個(gè)比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時(shí)候感覺很是吃力，于是那時(shí)候便暫時(shí)放下了，知道年后這段時(shí)間，小墨又重新拾起這個(gè)知識(shí)點(diǎn)，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
關(guān)鍵字： fpga sram

SDR SDRAM（架構(gòu)篇）

今天我們來講的是SDRAM的架構(gòu)以及設(shè)計(jì)，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個(gè)筆記分享給大家，我也試著做了一個(gè)SDRAM 的架構(gòu)word文檔，在文章的后面，喜歡的朋友可以下載下來看一下
關(guān)鍵字： SDRAM FPGA

SOPC進(jìn)階，自定義AD轉(zhuǎn)換IP核設(shè)計(jì)全流

今天帶大家來設(shè)計(jì)一個(gè)自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計(jì)的整體框架，AD轉(zhuǎn)換代碼的編寫，仿真，Avalon-MM總線接口的編寫，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過我們不再用altera給我們
關(guān)鍵字： fpga sopc

如何用FPGA實(shí)現(xiàn)4G無線球形檢測器

MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然檢測器。ML檢測因?yàn)楸忍卣`碼率 (BER)性能出眾，非常受歡迎。不過，直接實(shí)施的復(fù)雜性會(huì)隨著天線和調(diào)制方案的增加呈指數(shù)級(jí)增強(qiáng)，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)
關(guān)鍵字： FPGA MIMO

基于圖像增強(qiáng)的去霧快速算法的FPGA實(shí)現(xiàn)

摘要：基于圖像增強(qiáng)方法，本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過調(diào)整室外多霧場景圖像的對(duì)比度，提高了霧中物體的辨識(shí)度。算法的復(fù)雜度低、處理延遲小，實(shí)時(shí)性高，利于FPGA的實(shí)現(xiàn)。實(shí)現(xiàn)時(shí)不需外
關(guān)鍵字：圖像增強(qiáng) 實(shí)時(shí)去霧 FPGA 亮度映射

十年漫長探索硬件仿真技術(shù)終成主流

現(xiàn)在，無需再為堆積如山的驗(yàn)證報(bào)告一籌莫展了，要知道，硬件仿真已成為主流，這讓我們得以告別滿是灰塵的車間，將工作轉(zhuǎn)移到電腦桌面上。這一轉(zhuǎn)變并非一夜之間發(fā)生的，而更像是一段持續(xù)了十年的漫長旅程 — 但
關(guān)鍵字：硬件仿真芯片設(shè)計(jì) FPGA 處理器

JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用，轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開的系統(tǒng)設(shè)計(jì)極為關(guān)鍵，因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì)使性能下
關(guān)鍵字： JESD204B ADC FPGA

基于BF533和FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)實(shí)現(xiàn)

隨著軍事技術(shù)的高速發(fā)展，現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢，在現(xiàn)代數(shù)字信號(hào)處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上，計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用，這也促使雷達(dá)信號(hào)模擬技術(shù)快速發(fā)展。雷達(dá)信號(hào)模擬器是現(xiàn)
關(guān)鍵字：雷達(dá)信號(hào)模擬器 DSP FPGA 數(shù)字頻率合成

基于DSP的某導(dǎo)航計(jì)算機(jī)模塊的設(shè)計(jì)

摘要：隨著現(xiàn)代導(dǎo)航技術(shù)的發(fā)展，慣性導(dǎo)航作為一種自主導(dǎo)航技術(shù)已經(jīng)廣泛應(yīng)用于多種武器系統(tǒng)中，而導(dǎo)航計(jì)算機(jī)又是捷聯(lián)式慣導(dǎo)的核心部件。文章提出了一種采用基于DSP的某型導(dǎo)航計(jì)算機(jī)模塊的解決方案，設(shè)計(jì)方案采用雙處理
關(guān)鍵字： DSP CAN FPGA 光電隔離慣導(dǎo)

多通道實(shí)時(shí)陣列信號(hào)處理系統(tǒng)的設(shè)計(jì)

摘要：以全數(shù)字化信號(hào)產(chǎn)生和數(shù)字波束形成處理為基礎(chǔ)的數(shù)字化陣列雷達(dá)已成為當(dāng)代相控陣?yán)走_(dá)技術(shù)發(fā)展的一個(gè)重要趨勢，本文針對(duì)現(xiàn)代數(shù)字化陣列雷達(dá)對(duì)多通道數(shù)據(jù)采集和實(shí)時(shí)處理的需求，設(shè)計(jì)了一種基于FPGA的多通道實(shí)時(shí)陣
關(guān)鍵字：陣列信號(hào) 多通道采集 FPGA 數(shù)字波束合成

FPGA組成、工作原理和開發(fā)流程

1. FPGA概述FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決
關(guān)鍵字： FPGA 工作原理開發(fā)流程

共6764條 111/451 |‹ « 109 110 111 112 113 114 115 116 117 118 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]