xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

羅姆推出FPGA用電源穩(wěn)壓器及模塊

羅姆推出FPGA用電源穩(wěn)壓器及模塊, 近年來，電子設(shè)備(應(yīng)用)的多樣化與高性能化以驚人的速度不斷發(fā)展。可以說，這種趨勢使各產(chǎn)品的開發(fā)周期縮短，并給半導(dǎo)體技術(shù)帶來了巨大的發(fā)展空間。在這種背景下，被稱為FPGA的LSI為電子設(shè)備的開發(fā)作出了巨大貢獻(xiàn)，
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD

保證嵌入式系統(tǒng)程序完整性的技術(shù)設(shè)計(jì)方案

保證嵌入式系統(tǒng)程序完整性的技術(shù)設(shè)計(jì)方案, 1 項(xiàng)目背景信息產(chǎn)業(yè)的高速發(fā)展,帶來了信息技術(shù)的空前繁榮;但危害信息安全的事件也不斷發(fā)生,信息安全的形勢是嚴(yán)峻的. 信息安全事關(guān)國家安全,事關(guān)社會(huì)穩(wěn)定,必須采取措施確保信息安全. 硬件結(jié)構(gòu)的安全和操作系統(tǒng)的安全
關(guān)鍵字： FPGA TCM 嵌入式系統(tǒng) 完整保證技術(shù)

基于關(guān)鍵幀提取技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)

基于關(guān)鍵幀提取技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng), 應(yīng)用背景由于寬帶網(wǎng)絡(luò)近年來在世界各地的高速發(fā)展，高品質(zhì)的音視頻壓縮技術(shù)不斷推陳出新，更高的壓縮比率加上更寬的帶寬，使得互聯(lián)網(wǎng)用戶在互聯(lián)網(wǎng)上觀看高品質(zhì)電視節(jié)目的愿望不再是幻想。美國、意大利、法國、加拿大
關(guān)鍵字：網(wǎng)絡(luò)視頻監(jiān)控關(guān)鍵幀提取技術(shù) 寬帶網(wǎng)絡(luò) FPGA

一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn)

一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn), 隨著航天技術(shù)的發(fā)展，航天任務(wù)對于導(dǎo)航計(jì)算機(jī)的性能要求越來越高。導(dǎo)航計(jì)算機(jī)除了要對傳感器數(shù)據(jù)進(jìn)行采集，與控制系統(tǒng)進(jìn)行實(shí)時(shí)通訊，還要能進(jìn)行實(shí)時(shí)的計(jì)算。盡管目前航天任務(wù)中使用的處理器芯片性能越來越強(qiáng)，但大多
關(guān)鍵字： FPGA IP核 CORDIC 協(xié)處理器

基于變換采樣的超寬帶接收機(jī)設(shè)計(jì)

基于變換采樣的超寬帶接收機(jī)設(shè)計(jì), 在高精度UWB定位系統(tǒng)中，目標(biāo)信號是超短脈寬的脈沖，有很寬的帶寬，為了對這種寬帶信號進(jìn)行處理，我們要求如下兩個(gè)條件。1)設(shè)計(jì)應(yīng)該實(shí)現(xiàn)超高的采樣率。對于UWB定位系統(tǒng)，恢復(fù)較好的脈沖波形以獲得較高時(shí)間分辨率信息
關(guān)鍵字：變換采樣 FPGA 可編程延時(shí)芯片 ADC UWB 接收機(jī)

FPGA實(shí)戰(zhàn)演練邏輯篇3：FPGA與CPLD

盡管很多人聽說過FPGA和CPLD，但是關(guān)于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上
關(guān)鍵字： FPGA 實(shí)戰(zhàn)演練 CPLD

DIY遠(yuǎn)程智能監(jiān)控機(jī)器人

設(shè)計(jì)摘要：本項(xiàng)目論述了基于網(wǎng)絡(luò)通信技術(shù)和FPGA實(shí)現(xiàn)家庭遠(yuǎn)程控制的方案。用戶可以通過短信或Internet 網(wǎng)絡(luò)等方式，訪問家庭控制器，通過車載攝像頭
關(guān)鍵字：以太網(wǎng) 機(jī)器人 FPGA

FPGA 6部分組成基本結(jié)構(gòu)簡析

FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個(gè)單元
關(guān)鍵字： FPGA 基本結(jié)構(gòu) 簡析

基于FPGA的DDR3控制器設(shè)計(jì)

基于FPGA的DDR3控制器設(shè)計(jì),摘要介紹了DDR3 SDRAM的技術(shù)特點(diǎn)、工作原理，以及控制器的構(gòu)成。利用Xilinx公司的MIG軟件工具在Virtex-6系列FPGA芯片上，實(shí)現(xiàn)了控制器的設(shè)計(jì)方法，并給出了ISim仿真驗(yàn)證結(jié)果，驗(yàn)證了該設(shè)計(jì)方案的可行性。DDR3 SDRAM
關(guān)鍵字： FPGA DDR3 SDRAM控制器 MIG ISim

基于FPGA的飛行模擬器通信接口設(shè)計(jì)

飛行模擬器是現(xiàn)代飛行員訓(xùn)練的必需設(shè)備，它是一種由計(jì)算機(jī)實(shí)時(shí)控制、多系統(tǒng)協(xié)調(diào)工作、能模擬真實(shí)飛行環(huán)境的模擬設(shè)備。相較于利用飛機(jī)的飛行訓(xùn)
關(guān)鍵字： FPGA 飛行模擬器通信接口

混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn)

混合同余法產(chǎn)生隨機(jī)噪聲的FPGA實(shí)現(xiàn),摘要：隨著電子對抗技術(shù)的快速發(fā)展，在有源式干擾機(jī)中需要用到數(shù)字高斯白噪聲。通過對混合同余法產(chǎn)生隨機(jī)序列的原理研究，本文提出了一種利用FPGA產(chǎn)生高斯白噪聲的方法。該方法在PC主控端的控制下，采用ROM查找表的方
關(guān)鍵字：高斯白噪聲混合同余法 FPGA Verilog HDL

基于FPGA實(shí)現(xiàn)的PCI-I2S接口轉(zhuǎn)換電路

摘要提出了一種基于FPGA實(shí)現(xiàn)的PCI-I2S音頻系統(tǒng)方法。通過在FPGA中將PCI軟核、FIFO以及設(shè)計(jì)的接口電路等相結(jié)合，在FPGA上實(shí)現(xiàn)了 PCI、I2C、I2S等多種總線，
關(guān)鍵字： PCI總線 FPGA I2S 音頻

基于FPGA的無刷直流電機(jī)調(diào)速系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘要：以FPGA為控制器，使用霍爾傳感器進(jìn)行電機(jī)電流及位置的檢測，用MOSFET搭接成的驅(qū)動(dòng)電路進(jìn)行控制電機(jī)的轉(zhuǎn)速和轉(zhuǎn)向，用VHDL語言設(shè)計(jì)了一種PWM調(diào)節(jié)
關(guān)鍵字： FPGA 無刷直流電機(jī) 霍爾傳感器 PWM調(diào)節(jié) BLDC

基于FPGA的脈沖耦合神經(jīng)網(wǎng)絡(luò)的硬件實(shí)現(xiàn)

摘要：針對脈沖耦合神經(jīng)網(wǎng)絡(luò)(PCNN)具有神經(jīng)元脈沖同步激發(fā)、適合硬件實(shí)現(xiàn)的特點(diǎn)，提出了一種基于FPGA的PCNN實(shí)時(shí)處理系統(tǒng)。系統(tǒng)設(shè)計(jì)了時(shí)鐘分頻、串口
關(guān)鍵字：脈沖耦合神經(jīng)網(wǎng)絡(luò) 硬件實(shí)現(xiàn) FPGA 圖像處理

EDA環(huán)境銜接測量軟件　電子產(chǎn)品開發(fā)周期大幅縮短

消費(fèi)性電子產(chǎn)品汰換周期越來越短，且功能復(fù)雜度不斷提高，使得系統(tǒng)研發(fā)人員面臨縮短產(chǎn)品開發(fā)時(shí)間的嚴(yán)峻挑戰(zhàn)。所幸，現(xiàn)今自動(dòng)化測試系統(tǒng)已開始
關(guān)鍵字：測試系統(tǒng) 微處理器 FPGA

共6764條 115/451 |‹ « 113 114 115 116 117 118 119 120 121 122 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]