xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

Altera發(fā)售業(yè)界最快、具有背板功能收發(fā)器的Stratix V FPGA

2012年8月1號(hào)，北京——Altera公司(Nasdaq: ALTR)今天宣布，開(kāi)始批量發(fā)售FPGA業(yè)界性能最好、具有背板功能的收發(fā)器。Altera的Stratix® V FPGA是業(yè)界唯一能夠提供14.1 Gbps收發(fā)器帶寬的FPGA，也是唯一支持最新一代光纖通道協(xié)議(16GFC)的FPGA。背板、交換機(jī)、數(shù)據(jù)中心、云計(jì)算應(yīng)用、測(cè)試測(cè)量系統(tǒng)以及存儲(chǔ)區(qū)域網(wǎng)的開(kāi)發(fā)人員采用Altera最新一
關(guān)鍵字： Altera FPGA

利用FPGA搭建高等級(jí)視頻監(jiān)控系統(tǒng)

標(biāo)簽：HD PCB全視頻幀速率下的高分辨率(HD)安全監(jiān)控處理系統(tǒng)對(duì)處理器件的要求越來(lái)越高，單芯片DSP處理已經(jīng)無(wú)法適應(yīng)，多芯片、多核或者CPU+DSP的方式雖然在某些情況下能夠滿(mǎn)足需求，但其在PCB成本、系統(tǒng)資源占用以及
關(guān)鍵字：視頻監(jiān)控系統(tǒng) 高等級(jí) 搭建 FPGA 利用

基于FPGA的34位串行編碼信號(hào)設(shè)計(jì)與實(shí)現(xiàn)

摘要：為實(shí)現(xiàn)某專(zhuān)用接口裝置的接口功能檢測(cè)，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計(jì)了該類(lèi)型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器，設(shè)計(jì)
關(guān)鍵字： FPGA 串行編碼信號(hào)設(shè)計(jì)

基于FPGA的DDC設(shè)計(jì)及仿真

摘要：在軟件無(wú)線(xiàn)電數(shù)字接收機(jī)中，從AD前端采集過(guò)來(lái)的數(shù)字信號(hào)頻率高達(dá)72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號(hào)處理任務(wù)。因此合理的設(shè)計(jì)基于FPGA的DDC，以降低數(shù)字信號(hào)頻率，方便后端DSP實(shí)時(shí)完成
關(guān)鍵字： FPGA DDC 仿真

基于FPGA部分動(dòng)態(tài)可重構(gòu)的信號(hào)解調(diào)系統(tǒng)的實(shí)現(xiàn)

摘要：針對(duì)調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過(guò)對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載，來(lái)實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可
關(guān)鍵字： FPGA 部分動(dòng)態(tài)可重構(gòu) 信號(hào)解調(diào)系統(tǒng)

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹

MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹,1 引言

MPEG（活動(dòng)影像專(zhuān)業(yè)人員組織）是為數(shù)字音頻確定單一編碼和解碼（壓縮/解壓縮）方法于1988年建立的。1992年，國(guó)際標(biāo)準(zhǔn)組織（ISO）和國(guó)際電工委員會(huì)（IEC）為音頻和視頻編碼建立了MPEG1（ISO/IEC11172）標(biāo)準(zhǔn)
關(guān)鍵字：設(shè)計(jì) 介紹 FPGA 系統(tǒng) 數(shù)字播放機(jī) MP3

FPGA時(shí)序收斂分析

FPGA時(shí)序收斂分析,您編寫(xiě)的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場(chǎng)卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí)，它開(kāi)始出錯(cuò)。您檢查自己的測(cè)試平臺(tái)，并確認(rèn)測(cè)試已經(jīng)做到 100% 的完全覆蓋，而且所有測(cè)試
關(guān)鍵字：分析收斂時(shí)序 FPGA

基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹

基于VHDL和FPGA的多種分頻實(shí)現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計(jì)中的基本電路，根據(jù)不同設(shè)計(jì)的需要，我們會(huì)遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時(shí)要求等占空比，有時(shí)要求非等占空比。在同一個(gè)設(shè)計(jì)中有時(shí)要求多種形式的分頻。通常由計(jì)數(shù)器或計(jì)數(shù)器的級(jí)聯(lián)
關(guān)鍵字：方法介紹實(shí)現(xiàn) 多種 VHDL FPGA 基于

基于FPGA的雙模式光伏電池測(cè)試儀

摘要：為了解決傳統(tǒng)的光伏測(cè)試儀功能單一，只能夠測(cè)量光伏電池基本參數(shù)的問(wèn)題，采用了增加采樣信道，由FPGA控制采樣模式的方法，設(shè)計(jì)完成了一款雙模式的光伏電池測(cè)試儀。在完成光伏電池I-V曲線(xiàn)等參數(shù)測(cè)量的同時(shí)可以實(shí)
關(guān)鍵字： FPGA 雙模式光伏電池測(cè)試儀

基于Verilog HDL語(yǔ)言的CAN總線(xiàn)控制器設(shè)計(jì)及驗(yàn)證

摘要：在此利用VerilogHDL設(shè)計(jì)了一款CAN總線(xiàn)控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線(xiàn)控制器劃分為接口邏輯管理、寄...
關(guān)鍵字： CAN總線(xiàn) 控制器 FPGA Verilog HDL

使用賽靈思 FPGA加速包處理

隨著 10Gb 以太網(wǎng)發(fā)展趨于成熟，且業(yè)界甚至已開(kāi)始期待 40GbE 和 100GbE 以太網(wǎng)的出現(xiàn)，新一代網(wǎng)絡(luò)基礎(chǔ)架構(gòu)方興未艾。融合型網(wǎng)絡(luò)在流量處理方面向可擴(kuò)展開(kāi)放式平臺(tái)提出了全新的挑戰(zhàn)。新一代融合型基礎(chǔ)設(shè)施底板通常由高
關(guān)鍵字： FPGA 賽靈思

京微雅格：FPGA產(chǎn)業(yè)中的潛力新秀

提起FPGA，我們首先想到的是美國(guó)的三大公司，在這個(gè)領(lǐng)域，除了美國(guó)之外，全球其他國(guó)家基本沒(méi)有話(huà)語(yǔ)權(quán)。但是從今以后，有一家代表中國(guó)FPGA產(chǎn)業(yè)的公司要這個(gè)舞臺(tái)上一展舞姿，請(qǐng)記住她的名字：京微雅格(Capital Microelectronics)。京微雅格公司CEO劉明博士比喻京微雅格在FPGA產(chǎn)業(yè)中的位置：我們已經(jīng)加入到這個(gè)俱樂(lè)部，成為其中的一員。
關(guān)鍵字：京微雅格 FPGA

以FPGA為基礎(chǔ)的多模無(wú)線(xiàn)基站

以FPGA為基礎(chǔ)的多模無(wú)線(xiàn)基站,FPGA 類(lèi)高性能可編程邏輯器件，正是多模無(wú)線(xiàn)基站的最佳構(gòu)建平臺(tái)之一。Xilinx率先發(fā)布和量產(chǎn)的65nm平臺(tái)FPGA，則以大量先進(jìn)技術(shù)和全新的設(shè)計(jì)有效增加了系統(tǒng)產(chǎn)品的生命周期并滿(mǎn)足了3G、LTE、IMT-Advanced等移動(dòng)通信標(biāo)準(zhǔn)
關(guān)鍵字：基站無(wú)線(xiàn) 多模為基礎(chǔ) FPGA

基于FPGA的H．264 DCT算法的硬件實(shí)現(xiàn)

摘要：二維離散余弦(DCT)在H．264視頻編碼中承擔(dān)者信號(hào)從時(shí)域到頻域變換的作用。在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)上設(shè)計(jì)了高效的采用流水線(xiàn)結(jié)構(gòu)的H．264 DCT硬件電路。首先，把二維4times;4 DCT變換轉(zhuǎn)換成二次一維DCT變
關(guān)鍵字： FPGA 264 DCT 算法

線(xiàn)路的尖峰毛刺造成FPGA工作不正常

使用EP2C35 FPGA 設(shè)計(jì)了多個(gè)串口工作,出現(xiàn)了幾個(gè)問(wèn)題. 第一次, 由于內(nèi)核電源1.2V 供電不是完整平面,而是帶狀線(xiàn)供電,EP2C35 在代碼容量大的情況下,而且輸入FPGA 信號(hào)變換頻繁, 造成整個(gè)EP2C35 所有的D觸發(fā)器停止翻轉(zhuǎn).
關(guān)鍵字： FPGA 線(xiàn)路尖峰毛刺

共6764條 228/451 |‹ « 226 227 228 229 230 231 232 233 234 235 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類(lèi)，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿(mǎn)足各類(lèi)高端應(yīng)用，如Virtex系列，用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿(mǎn)足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]