xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA和DDS的數(shù)控信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

摘要以FPGA為核心，根據(jù)DDS原理設(shè)計(jì)數(shù)控信號(hào)源，采用VHDL語言實(shí)現(xiàn)各功能模塊。該信號(hào)源可輸出正弦渡、方波和三角波，輸出信號(hào)的頻率以數(shù)控方式調(diào)節(jié)，幅度連續(xù)可調(diào)。與傳統(tǒng)信號(hào)源相比，該信號(hào)源具有波形質(zhì)量好、精度
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 信號(hào)源數(shù)控 FPGA DDS 基于

FPGA的學(xué)習(xí)及注意事項(xiàng)

1 基礎(chǔ)問題FPGA的基礎(chǔ)就是數(shù)字電路和HDL語言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想。在語言方面，建議初學(xué)者學(xué)習(xí)Verilog語言，VHDL語言
關(guān)鍵字： FPGA 注意事項(xiàng)

華為公司確認(rèn)萊迪思為“核心合作伙伴”

　　美國俄勒岡州希爾斯波羅市- 2012年4月18日 - 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日宣布電信網(wǎng)絡(luò)解決方案的全球領(lǐng)導(dǎo)者華為技術(shù)有限公司已確認(rèn)萊迪思為“2011年核心合作伙伴”。華為表彰萊迪思的質(zhì)量、交貨、技術(shù)合作和服務(wù)是確認(rèn)萊迪思為核心合作伙伴的主要原因。特別是，華為已經(jīng)注意到萊迪思的設(shè)計(jì)支持和服務(wù)在供應(yīng)商之中是最好的。　　在中國深圳舉行的華為2011年度核心合作伙伴會(huì)議上，確認(rèn)萊迪思為核心合作伙伴。在這個(gè)活動(dòng)中，華為公司授予獎(jiǎng)項(xiàng)的一些公司是從一千多個(gè)供應(yīng)商
關(guān)鍵字：萊迪思 FPGA

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨，該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA，是7 系列產(chǎn)品中首款可滿足先進(jìn)高性能有線通信應(yīng)用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴(kuò)展、易于實(shí)現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距，而且
關(guān)鍵字：賽靈思 FPGA Virtex-7

基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì)

基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì),摘要：以FPGA代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片，給出了CAN總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計(jì)方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器，設(shè)計(jì)實(shí)現(xiàn)通信節(jié)點(diǎn)的硬件接口電路?；趯AN總線控制器的功能分析，并應(yīng)用Veri
關(guān)鍵字：節(jié)點(diǎn) 設(shè)計(jì) 通信總線 FPGA CAN 基于

基于DSPBuilder的FIR濾波器的系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSPBuilder FIR濾波器 FPGA Simulink

基于Linux平臺(tái)下的FPGA的ARM驅(qū)動(dòng)開發(fā)方法

基于Linux平臺(tái)下的FPGA的ARM驅(qū)動(dòng)開發(fā)方法,Linux操作系統(tǒng)的全稱是GNU／Linux，它是由GNU工程和Linux內(nèi)核兩個(gè)部分共同組成的一個(gè)操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的，可以有效保護(hù)學(xué)習(xí)成果，因而在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。

FPGA是英文Field
關(guān)鍵字：驅(qū)動(dòng) 開發(fā) 方法 ARM FPGA Linux 平臺(tái) 基于

HDLC的FPGA實(shí)現(xiàn)方法

　1 引言　　HDLC（High-level Data Link Control Procedures, 高級(jí)數(shù)據(jù)鏈路控制規(guī)程）廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC（Application Specific Integr
關(guān)鍵字： HDLC FPGA 實(shí)現(xiàn)方法

FPGA平臺(tái)架構(gòu)用于復(fù)雜嵌入式系統(tǒng)

設(shè)計(jì)嵌入系統(tǒng)的主要挑戰(zhàn)來自于需要同時(shí)優(yōu)化眾多設(shè)計(jì)因素。這些需要優(yōu)化的設(shè)計(jì)因素包括單位成本、NRE（不可回收工程）成本、功率、尺寸、性能、靈活性、原型制造時(shí)間、產(chǎn)品上市時(shí)間、產(chǎn)品在市場生存時(shí)間、可維護(hù)性、可
關(guān)鍵字： FPGA 架構(gòu) 嵌入式系統(tǒng)

醫(yī)療電子平臺(tái)選擇：FPGA、ARM、DSP還是GPU？

醫(yī)療電子平臺(tái)選擇：FPGA、ARM、DSP還是GPU？,“邁瑞對于處理器平臺(tái)的選擇有兩個(gè)看似矛盾的原則：lsquo;多rsquo;和lsquo;少rsquo;。其中l(wèi)squo;多rsquo;是指多樣性，我們知道無論是DSP、ARM、X86還是FPGA、GPU，每個(gè)平臺(tái)都有各自的優(yōu)點(diǎn)和缺陷，因此在設(shè)
關(guān)鍵字： FPGA ARM DSP GPU

Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗(yàn)證的效能

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技公司日前宣布：推出其最新版的Synplify Pro? 和Synplify? Premier 現(xiàn)場可編程門陣列（FPGA）綜合工具。Synplify 2012.03產(chǎn)品包括改進(jìn)的綜合算法，它將運(yùn)行時(shí)間提速最高達(dá)30%。此外，Synplify Premier軟件通過一種新的容錯(cuò)并繼續(xù)功能而得到增強(qiáng)，以滿足FPGA設(shè)計(jì)師對快速周轉(zhuǎn)時(shí)間的需求；該軟件能使設(shè)計(jì)師在最后的硬件描述語言（HDL）編譯環(huán)節(jié)生成一份報(bào)告，并修正所有源自丟失或不正
關(guān)鍵字：新思科技 Synplify FPGA

Altera發(fā)布了基于FPGA的視頻分析解決方案

進(jìn)一步延續(xù)其在基于FPGA的視頻監(jiān)控解決方案上的領(lǐng)先優(yōu)勢，Altera公司 (NASDAQ: ALTR)日前發(fā)布了面向監(jiān)控系統(tǒng)數(shù)字視頻錄像機(jī)(DVR)和網(wǎng)絡(luò)視頻錄像機(jī)(NVR)的四通道標(biāo)準(zhǔn)清晰度(SD)視頻分析解決方案。與Eutecus公司聯(lián)合開發(fā)，Altera最新的視頻分析解決方案支持用戶使用一片F(xiàn)PGA同時(shí)分析四路D1 480p/30fps (每秒幀數(shù))視頻通道。用戶可以在現(xiàn)有SD監(jiān)控投入上迅速高效的增加功能，不需要購買集成了分析功能的新攝像機(jī)。
關(guān)鍵字： Altera FPGA

Altera的FPGA OpenCL計(jì)劃大幅度縮短客戶開發(fā)時(shí)間

Altera公司(Nasdaq: ALTR)日前宣布，goHDR作為FPGA OpenCL計(jì)劃的早期試用客戶，通過Altera的FPGA OpenCL計(jì)劃，大幅度縮短了開發(fā)時(shí)間，顯著提高了性能。與Altera密切合作，goHDR將其專用C代碼導(dǎo)入到OpenCL標(biāo)準(zhǔn)中，不到一星期的時(shí)間便在FPGA中實(shí)現(xiàn)了這些代碼——使用傳統(tǒng)的HDL流程，這一過程一般需要3到6個(gè)月的時(shí)間。
關(guān)鍵字： Altera FPGA

用FPGA實(shí)現(xiàn)WCDMA下行擾碼

1 概述在WCDMA中，加擾就是用一個(gè)偽隨機(jī)碼序列對擴(kuò)頻碼進(jìn)行相乘，對信號(hào)進(jìn)行加密。上行鏈路物理信道加擾的作用是區(qū)分用戶，下行鏈路加擾可以區(qū)分小區(qū)和信道。WCDMA采用Gold碼作為擴(kuò)頻序列的擾碼。Gold由兩個(gè)M序列相
關(guān)鍵字： WCDMA FPGA

基于FPGA的數(shù)字選頻器設(shè)計(jì)

摘要：提出了一種基于FPGA的數(shù)字選頻器設(shè)計(jì)方案，該數(shù)字選頻器應(yīng)用于八通道的GSM系統(tǒng)直放站，采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進(jìn)行數(shù)字信號(hào)處理。給出了較詳細(xì)的硬件設(shè)計(jì)方案，并通過Agilent T
關(guān)鍵字： FPGA 數(shù)字選頻

共6764條 243/451 |‹ « 241 242 243 244 245 246 247 248 249 250 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]