xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

ZYNQ嵌入式處理器FPGA單芯片方案的特點(diǎn)及應(yīng)用

引言全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思(Xilinx)公司今年的市場重點(diǎn)是28nm的7系列產(chǎn)品及Zynq。不久前，Xilinx公司才宣布開始向客戶出貨首款 Zynq可擴(kuò)展處理平臺(EPP)。那么，Zynq是什么樣的產(chǎn)品?為何Xilinx稱“Zynq
關(guān)鍵字： ZYNQ FPGA 嵌入式處理器單芯片

選用FPGA和完整的IP解決方案優(yōu)化電氣架構(gòu)設(shè)計

過去十年來，車載網(wǎng)絡(luò)架構(gòu)變得越來越復(fù)雜。雖然車載網(wǎng)絡(luò)協(xié)議的數(shù)量有所減少，但實(shí)際部署的網(wǎng)絡(luò)數(shù)量卻有顯著增加。這就提出了網(wǎng)絡(luò)架構(gòu)的可縮放性問題，并且要求為滿足各種應(yīng)用和網(wǎng)絡(luò)的實(shí)際需要而優(yōu)化半導(dǎo)體器件。FPGA
關(guān)鍵字： FPGA 方案電氣架構(gòu)設(shè)計

Linux基礎(chǔ)架構(gòu)在晶心平臺上的移植研究

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA Linux 基礎(chǔ)架構(gòu)

在低端FPGA中實(shí)現(xiàn)LVDS接口設(shè)計中的DPA功能

在FPGA中，動態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時對時鐘和數(shù)據(jù)通道的相位補(bǔ)償，以達(dá)到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒有的。本文主
關(guān)鍵字： FPGA LVDS DPA 低端

利用FPGA實(shí)現(xiàn)與DS18B20的通信功能

DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測溫分辨率可達(dá)0.0625℃，被測溫度用符號擴(kuò)展的16位數(shù)字量方式串行輸出
關(guān)鍵字： FPGA 18B B20 DS

從開發(fā)的角度看FPGA/DSP設(shè)計的區(qū)別

Q1：FPGA設(shè)計與DSP設(shè)計相比，最大的不同之處在哪里？A1：這個問題要從多個角度看。它們都用于某個功能的硬件電路實(shí)現(xiàn)，但是它們的側(cè)重點(diǎn)有所不同。這里涵蓋的說一下。1) 內(nèi)部資源FPGA側(cè)重于設(shè)計具有某個功能的硬件電
關(guān)鍵字： FPGA DSP 角度

基于MCU/FPGA的多功能正弦信號發(fā)生器的設(shè)計

在通信、廣播、電視系統(tǒng)中，都需要射頻發(fā)射，即載波，把音頻、視頻信號或脈沖信號運(yùn)載出去，這就需要能產(chǎn)生高頻信號的振蕩器。正弦波振蕩電路在各個科學(xué)技術(shù)部門的應(yīng)用是十分廣泛的。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域(如
關(guān)鍵字： FPGA MCU 多功能正弦信號發(fā)生器

采用WCDMA速率適配算法的FPGA設(shè)計

采用WCDMA速率適配算法的FPGA設(shè)計,隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加，傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此，以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的第三代移動通信系統(tǒng)(IMT-2000)應(yīng)運(yùn)而生。碼分多址(CDMA)由于
關(guān)鍵字： FPGA 設(shè)計算法適配 WCDMA 速率采用

基于FPGA的LVDS內(nèi)核設(shè)計及其外圍電路設(shè)計

低壓差分信號LVDS（Low Voltage Differential Signal）是由ANSI/TIA/EIA-644-1995定義的用于高速數(shù)據(jù)傳輸?shù)奈锢韺咏涌跇?biāo)準(zhǔn)。它具有超高速（1.4Gb/s）、低功耗及低電磁輻射的特性，是在銅介質(zhì)上實(shí)現(xiàn)千兆位級高速通信的
關(guān)鍵字：及其外圍電路設(shè)計設(shè)計內(nèi)核 FPGA LVDS 基于

基于微處理器的FPGA的在線可重配置

基于微處理器的FPGA的在線可重配置,可編程邏輯器件（PLD）廣泛應(yīng)用在各種電路設(shè)計中。基于查找表技術(shù)、SRAM工藝的大規(guī)模PLD/FPGA，密度高且觸發(fā)器多，適用于復(fù)雜的時序邏輯，如數(shù)字信號處理和各種算法的設(shè)計。類器件使用SRAM單元存儲配置數(shù)據(jù)。配置數(shù)據(jù)
關(guān)鍵字：配置在線 FPGA 微處理器基于

對FPGA設(shè)計進(jìn)行編程并不困難

對FPGA設(shè)計進(jìn)行編程并不困難,硬件設(shè)計者已經(jīng)開始在高性能DSP的設(shè)計中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對硬件設(shè)計不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓
關(guān)鍵字：困難編程進(jìn)行設(shè)計 FPGA

YUV分離的兩種FPGA實(shí)現(xiàn)

摘要：速度與面積的互換一直是基于FPGA設(shè)計中的一個不變的主題，在此介紹了兩種YUV分離的FPGA的實(shí)現(xiàn)方式：基于面積的實(shí)現(xiàn)和基于速度的實(shí)現(xiàn)。前者僅用一片雙口RAM串行，實(shí)現(xiàn)了YUV分離數(shù)據(jù)的輸出；后者利用流水線的思想
關(guān)鍵字： FPGA YUV 分離

混合信號FPGA實(shí)現(xiàn)真正單芯片SOC

要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單，因?yàn)檫@樣就能將材料成本、部件庫存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時也有助于提高對知識產(chǎn)權(quán)的保護(hù)。如果
關(guān)鍵字： FPGA SOC 混合信號單芯片

基于FPGA的數(shù)字積分法插補(bǔ)控制器設(shè)計與實(shí)現(xiàn)

摘要：為了提高伺服電機(jī)的步進(jìn)精度，簡化控制器結(jié)構(gòu)，采用FPGA器件并運(yùn)用Verilog HDL語言設(shè)計出的插補(bǔ)控制器，不僅采用數(shù)字積分法實(shí)現(xiàn)直線插補(bǔ)控制和圓弧插補(bǔ)控制，提高了插補(bǔ)速度和插補(bǔ)精度，而且運(yùn)用多軸聯(lián)動技術(shù)，
關(guān)鍵字： FPGA 數(shù)字積分插補(bǔ)控制器

FPGA+DSP結(jié)構(gòu)嵌入式系統(tǒng)的FPGA配置方法及其實(shí)現(xiàn)

0 引言在信號處理領(lǐng)域中，基于FPGA+DSP的結(jié)構(gòu)設(shè)計已經(jīng)是系統(tǒng)發(fā)展的一個重要方向。隨著該系統(tǒng)設(shè)計的廣泛應(yīng)用，功能變得更加豐富，成本日趨低廉。而在某些小型化應(yīng)用的場合中，對系統(tǒng)體積的要求越來越高，因此如何在硬
關(guān)鍵字： FPGA DSP 嵌入式系統(tǒng) 配置方法

共6764條 245/451 |‹ « 243 244 245 246 247 248 249 250 251 252 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]