xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

通用網(wǎng)絡(luò)協(xié)議一致性測試平臺的設(shè)計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：通用平臺協(xié)議 FPGA 一致性測試

構(gòu)建基于FPGA的低成本IP監(jiān)視攝像機(jī)

目前的視頻監(jiān)視市場在發(fā)展過程中遇到了很多要解決的難題，包括從模擬到數(shù)字?jǐn)z像機(jī)的過渡、轉(zhuǎn)換到高清(HD)...
關(guān)鍵字：：FPGA 低成本 IP攝像機(jī) 數(shù)字?jǐn)z像機(jī) 高清(HD) 視頻

Xilinx FPGA抗輻射設(shè)計技術(shù)研究

摘要：針對Xilinx FPGA在航天應(yīng)用中的可行性，文章分析了Xilinx FPGA的結(jié)構(gòu)以及空間輻射效應(yīng)對FPGA的影響，結(jié)合實際工程實踐給出了提高其可靠性的一有用辦法和注意事項，如冗余設(shè)計、同步設(shè)計、自檢等。表明配置信息
關(guān)鍵字： Xilinx FPGA 輻射設(shè)計技術(shù)

基于FPGA的時統(tǒng)模塊可靠性設(shè)計

摘要：文章從FPGA邏輯編程設(shè)計技術(shù)、EMC技術(shù)、高速電路PCB設(shè)計技術(shù)等幾個方面介紹了時統(tǒng)接收處理模塊的抗干擾設(shè)計及其實現(xiàn)方法，實現(xiàn)了同步脈沖的提取、對時功能、自守時、脈寬調(diào)制等功能，提高了同步精度和抗干擾性
關(guān)鍵字： FPGA 模塊可靠性設(shè)計

基于FPGA實現(xiàn)的CPCI數(shù)據(jù)通信

本文設(shè)計的系統(tǒng)采用PLX公司生產(chǎn)的CPCI協(xié)議轉(zhuǎn)換芯片PCI9054，通過Verilog HDL語言在FPGA中產(chǎn)生相應(yīng)的控制信號，完成對數(shù)據(jù)的快速讀寫，從而實現(xiàn)了與CPCI總線的高速數(shù)據(jù)通信。高速數(shù)據(jù)傳輸技術(shù)是現(xiàn)代信息技術(shù)的前沿科技
關(guān)鍵字：數(shù)據(jù)通信 CPCI 實現(xiàn) FPGA 基于

串行A／D與FPGA在微型數(shù)據(jù)記錄儀中的應(yīng)用

摘要：以ADS8341為例，介紹了基于FPGA使用串行輸出A／D轉(zhuǎn)換器實現(xiàn)對多通道準(zhǔn)同步采樣的方法，邏輯控制方式FPGA相比程序流程式的單片機(jī)而言，運行更為可靠，通過時序仿真和試驗驗證了該控制方法的正確性，系統(tǒng)體積小、
關(guān)鍵字：記錄儀應(yīng)用數(shù)據(jù) 微型 FPGA 串行

基于FPGA的出租車計費系統(tǒng)設(shè)計

摘要：出租車計費系統(tǒng)大多利用單片機(jī)進(jìn)行控制，較易被改裝，且故障率較高。針對這一問題，設(shè)計了一種基于FPGA的出租車計費系統(tǒng)，可模擬汽車行駛、暫停等待，停止等過程，并可同時顯示金額、乘車總路程。設(shè)計采用層次
關(guān)鍵字： FPGA 出租車計費系統(tǒng)設(shè)計

基于FPGA的IP核8051上實現(xiàn)TCP/IP的設(shè)計

該便攜式接觸網(wǎng)故障信號分析儀采用圖形化程序設(shè)計語言LabVIEW開發(fā)設(shè)計, 可實現(xiàn)數(shù)據(jù)的高速實時采集、在線分析、自動存儲、顯示等功能。高速數(shù)字化儀NI PXI- 5112卡采樣速度高、性能穩(wěn)定可靠, 適宜對高速變化信號的實時監(jiān)測。將軟件安裝在PXI- 1042工控機(jī)上, 具有體積小、抗干擾能力強、攜帶方便等特點, 同時具有故障性質(zhì)判斷、故障定位功能。該系統(tǒng)目前已經(jīng)在石家莊變電所現(xiàn)場運行, 效果良好。
關(guān)鍵字： FPGA 8051 TCP IP

基于FPGA的智能變送器的設(shè)計與實現(xiàn)

摘要：根據(jù)工業(yè)應(yīng)用的實際需要以及網(wǎng)絡(luò)通信發(fā)展的功能要求，提出了基于FPGA智能變送器控制系統(tǒng)的總體方案，設(shè)計了以XILINX公司的Spartan3系列XC3S4005PO208C可編程邏輯器件為主控制器、DM9000A為以太網(wǎng)通信接口、SJA
關(guān)鍵字： FPGA 智能變送器

FPGA控制下面陣CCD時序發(fā)生器設(shè)計及硬件實現(xiàn)

摘要在分析Sony公司ICX098BQ面陣CCD圖像傳感器驅(qū)動時序的基礎(chǔ)上，對可調(diào)節(jié)曝光時間的CCD時序發(fā)生器及其硬件電路進(jìn)行設(shè)計。選用FPGA器件作為硬件設(shè)計平臺，使用VHDL語言對時序關(guān)系進(jìn)行了硬件描述。采用QuartusII 8.0
關(guān)鍵字： FPGA CCD 面陣發(fā)生器

符合中國移動標(biāo)準(zhǔn)協(xié)議轉(zhuǎn)換器中的HDLC協(xié)議的FPGA設(shè)計與實現(xiàn)

隨著通信與網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，使我國用現(xiàn)有的E1資源來傳輸以太網(wǎng)業(yè)務(wù)成為廣泛的應(yīng)用。以太網(wǎng)數(shù)據(jù)要通過E1線路傳輸就必須對以太網(wǎng)凈荷數(shù)據(jù)進(jìn)行幀封裝，才能從E1線路上恢復(fù)出以太網(wǎng)數(shù)據(jù)幀，完成以太網(wǎng)數(shù)據(jù)的交換。通常，以太網(wǎng)數(shù)據(jù)是通過HDLC協(xié)議或GFP協(xié)議來進(jìn)行封裝的。本文介紹了中國移動標(biāo)準(zhǔn)協(xié)議轉(zhuǎn)換器中以太網(wǎng)到單路E1轉(zhuǎn)換器HDLC協(xié)議封裝的FPGA（現(xiàn)場可編程邏輯陣列）設(shè)計與實現(xiàn)。
關(guān)鍵字：中國移動 FPGA 201106

基于FPGA的NAND Flash ECC校驗

摘要基于Flash存儲器的Hamming編碼原理，在Altera QuartusⅡ7．0開發(fā)環(huán)境下，實現(xiàn)ECC校驗功能。測試結(jié)果表明，該程序可實現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗數(shù)據(jù)，能夠檢測出1 bit錯誤和2 bit錯誤，對于1 bit錯誤
關(guān)鍵字： Flash FPGA NAND ECC

一種基于ARM 的FPGA可重構(gòu)配置方法的實現(xiàn)及應(yīng)用

隨著半導(dǎo)體工藝技術(shù)的迅猛發(fā)展，現(xiàn)場可編程邏輯器件FPGA的集成度迅速提高，已達(dá)到百萬門量級，與此同時，F(xiàn)PGA中的邏 ...
關(guān)鍵字： ARM FPGA 加載配置

IIR數(shù)字濾波器的Matlab和FPGA實現(xiàn)

摘要：提出一種通過兩個二階節(jié)級聯(lián)構(gòu)成四階IIR數(shù)字橢圓濾波器的設(shè)計方法，并利用Matlab仿真軟件設(shè)計了通帶內(nèi)波紋不大于0．1 dB，阻帶衰減不小于42 dB的IIR數(shù)字濾波器。論述了一種采用可編程邏輯器件，通過VHDL硬件描
關(guān)鍵字： Matlab FPGA IIR 數(shù)字濾波器

FPGA時鐘設(shè)計

摘要：在FPGA設(shè)計中，為了成功地操作，可靠的時鐘是非常關(guān)鍵的。設(shè)計不良的時鐘在極限的溫度、電壓下將導(dǎo)致錯誤的行為。在設(shè)計PLD／FPGA時通常采用如下四種類型時鐘：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。
關(guān)鍵字： FPGA 時鐘設(shè)計

共6764條 282/451 |‹ « 280 281 282 283 284 285 286 287 288 289 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]