首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于CPLD/FPGA的USB讀寫控制器

  • 引言
    隨著計(jì)算機(jī)科技的發(fā)展,無(wú)紙辦公日益成為各單位日常辦公的主要形式。而隨著USB存儲(chǔ)設(shè)備日益廣泛的使用,數(shù)據(jù)泄漏的危害也越來(lái)越嚴(yán)重。因此在單位內(nèi)部對(duì)USB存儲(chǔ)設(shè)備的操作權(quán)限進(jìn)行控制是很有必要的。
  • 關(guān)鍵字: CPLD  FPGA  USB  讀寫    

基于FPGA的交流電測(cè)量?jī)x的設(shè)計(jì)

  • 在電力調(diào)度自動(dòng)化系統(tǒng)中,測(cè)量電壓和頻率是最重要的功能。如何快速、準(zhǔn)確地采集顯得尤為重要。目前根據(jù)采集信...
  • 關(guān)鍵字: FPGA  交流電測(cè)量?jī)x  

使用DS89C450對(duì)Xilinx PROM的在系統(tǒng)編程設(shè)計(jì)

  • 摘要:使用DS89C450型單片機(jī)的I/O口實(shí)現(xiàn)JTAG通信協(xié)議,再用部分I/O口構(gòu)造片選邏輯,來(lái)對(duì)一個(gè)系統(tǒng)中多片Xilinx Platform Flash PROM進(jìn)行在系統(tǒng)編程(ISP),以此來(lái)更新對(duì)應(yīng)的FPGA的配置數(shù)據(jù)。同時(shí),DS89C450通過(guò)在應(yīng)用
  • 關(guān)鍵字: Xilinx  C450  PROM  450    

Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)

  • 摘要:與通常采用外圍的CPLD器件和CPU來(lái)產(chǎn)生配置接口控制邏輯的方法不同,本文設(shè)計(jì)了采用嵌入到FPGA的Leon3開(kāi)源CPU軟核來(lái)控制實(shí)現(xiàn)Virtex系列FPGA的SelectMap接口配置的方法,可將其應(yīng)用于對(duì)FPGA芯片的在線配置。該方
  • 關(guān)鍵字: SelectMap  Leon3  FPGA  軟核    

一種基于MCU+FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)

  •   存儲(chǔ)器是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的部件,有了存儲(chǔ)器,計(jì)算機(jī)才有記憶功能,才能保證正常工作。它根據(jù)控制器指定的位置存進(jìn)和取出信息。 引言  只要在現(xiàn)在的市場(chǎng)上走一圈就會(huì)發(fā)現(xiàn),大部分的中小規(guī)模 LED  LED(L
  • 關(guān)鍵字: FPGA  MCU  LED  大屏幕    

FPGA平臺(tái)實(shí)現(xiàn)最小開(kāi)關(guān)損耗的SVPWM算法

  • 摘要:詳細(xì)分析了SVPWM的原理,介紹一種根據(jù)負(fù)載的功率因子來(lái)決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法,使得橋臂開(kāi)關(guān)在通過(guò)其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒(méi)有開(kāi)關(guān)動(dòng)作。這樣在提高開(kāi)關(guān)頻率的同時(shí)減小了開(kāi)關(guān)電
  • 關(guān)鍵字: SVPWM  FPGA  開(kāi)關(guān)損耗  算法    

基于FPGA無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)

  • 摘要 給出了一種由FPGA實(shí)現(xiàn)的無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)方法,采用自頂向下的方法設(shè)計(jì)各個(gè)模塊,并在QuartusII8.0完成了仿真,該控制器主要支持IEEE802.15.4協(xié)議。測(cè)試結(jié)果表明,該MAC控制器支持20~250 kbmi
  • 關(guān)鍵字: FPGA  MAC  無(wú)線傳感器網(wǎng)絡(luò)  控制器    

萊迪思獲得Flexibilis以太網(wǎng)交換IP核

  •   萊迪思半導(dǎo)體公司和FLEXIBILIS Oy日前宣布了即可獲取Flexibilis以太網(wǎng)交換(FES)IP核。三速(10Mbps/100Mbps/1Gbps)FES IP核工作在以太網(wǎng)第2層,每個(gè)端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個(gè)隊(duì)列。這些以太網(wǎng)交換IP核有五個(gè)版本,根據(jù)端口數(shù)和功能而不同: 
  • 關(guān)鍵字: 萊迪思  FPGA  

基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要:在SoC開(kāi)發(fā)過(guò)程中,基于FPGA的原型驗(yàn)證是一種有效的驗(yàn)證方法,它不僅能加快SoC的開(kāi)發(fā),降低SoC應(yīng)用系統(tǒng)的開(kāi)發(fā)成本,而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn),針對(duì)FPGA基驗(yàn)證
  • 關(guān)鍵字: FPGA  SoC  原型驗(yàn)證    

基于FPGA的CAN總線控制器設(shè)計(jì)

  • 摘要:使用Verilog HDL硬件描述語(yǔ)言完成了對(duì)CAN總線控制器的設(shè)計(jì),能夠?qū)崿F(xiàn)符合CAN2.0A協(xié)議的所有功能。本總線控制器的外部接口采用Altera公司開(kāi)發(fā)的Avalon總線接口,增強(qiáng)了控制器的應(yīng)用靈活性。本設(shè)計(jì)使用Modelsim
  • 關(guān)鍵字: FPGA  CAN  線控  制器設(shè)計(jì)    

MSK信號(hào)檢測(cè)識(shí)別的FPGA實(shí)現(xiàn)

  • MSK信號(hào)檢測(cè)識(shí)別的FPGA實(shí)現(xiàn),采用MSK 調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強(qiáng)等優(yōu)點(diǎn),在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通信信號(hào),工作帶寬969~1 206 MHz,跳頻速率為70000 多
  • 關(guān)鍵字: FPGA  實(shí)現(xiàn)  識(shí)別  檢測(cè)  信號(hào)  MSK  

VGA圖形控制器的FPGA實(shí)現(xiàn)

  • VGA圖形控制器的FPGA實(shí)現(xiàn),VGA(視頻圖形陣列)作為一種標(biāo)準(zhǔn)的顯示接口得到廣泛的應(yīng)用。利用FPGA 芯片和EDA 設(shè)計(jì)方法,可以因地制宜,根據(jù)用戶的特定需要,設(shè)計(jì)出針對(duì)性強(qiáng)的VGA 顯示控制器,不僅能夠大大降低成本,還可以滿足生產(chǎn)實(shí)踐中不斷變化
  • 關(guān)鍵字: 實(shí)現(xiàn)  FPGA  控制器  圖形  VGA  

OFDM水聲通信定時(shí)同步的FPGA實(shí)現(xiàn)

  • 正交頻分復(fù)用(Orthogonal Frequency DivisionMultiplexing,OFDM)技術(shù)是一種多載波調(diào)制技術(shù),它將寬帶信道分解為相互正交的一組窄帶子信道,利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸,因此其頻譜利用率高、抗多徑衰落能力強(qiáng)。
  • 關(guān)鍵字: FPGA  實(shí)現(xiàn)  同步  定時(shí)  水聲  通信  OFDM  

基于雙FPGA的刀閘接口控制箱的設(shè)計(jì)

  • 摘要:現(xiàn)有變電站改造成數(shù)字化變電站時(shí)需要增加過(guò)程層設(shè)備,其中對(duì)刀閘接口控制箱的動(dòng)作可靠性提出了極高的要求。提出一種基于雙FPGA實(shí)現(xiàn)多重邏輯閉鎖的刀閘接口控制箱實(shí)現(xiàn)方案。設(shè)計(jì)了FPGA電源和時(shí)鐘實(shí)現(xiàn)電路,兩塊
  • 關(guān)鍵字: FPGA  刀閘  接口  控制箱    

基于AVR單片機(jī)與FPGA的低頻數(shù)字式相位測(cè)量?jī)x

  • 摘要:提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。利用單片機(jī)強(qiáng)勁的運(yùn)算、控制功能和FPGA運(yùn)算速度快、資
  • 關(guān)鍵字: 數(shù)字式相位  測(cè)量?jī)x  低頻  FPGA  AVR  單片機(jī)  基于  
共6764條 285/451 |‹ « 283 284 285 286 287 288 289 290 291 292 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473