xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

xilinx FPGA中oddr，idelay的用法詳解

我們知道xilinx FPGA的selectio中有ilogic和ologic資源，可以實(shí)現(xiàn)iddr/oddr，idelay和odelay等功能。剛?cè)腴T時(shí)可能對(duì)xilinx的原語不太熟練，在vivado的tools-> language templates中搜索iddr idelay等關(guān)鍵詞，可以看到A7等器件下原語模板。復(fù)制出來照葫蘆畫瓢，再仿真一下基本就能學(xué)會(huì)怎么用了。1. oddroddr和iddr都一樣，以oddr為例，先去templates里把模板復(fù)制出來。Add simulation s
關(guān)鍵字： xilinx FPGA oddr idelay

FPGA實(shí)現(xiàn)OFDM通信

OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，F(xiàn)FT和IFFT時(shí)必備的關(guān)鍵模塊。在使用Xilinx的7系列FPGA（KC705）實(shí)現(xiàn)OFDM系統(tǒng)時(shí)，有以下幾種選擇：（1）在Vivado中調(diào)用官方的FFT的IP核（AXI-Stream總線）；（2）在Vivado HLS中調(diào)用官方的FFT的IP核（內(nèi)部FFT通信AXI-Stream總線），可以自己增加外部封裝接口類型；（3）Verilog編寫FFT，很復(fù)雜，找到了一個(gè)1024點(diǎn)的并行流水線的，但是資源耗費(fèi)太大，8192點(diǎn)時(shí)很難滿足，不采
關(guān)鍵字： FPGA OFDM 通信

萊迪思榮獲匯川技術(shù)（Inovance）優(yōu)秀質(zhì)量獎(jiǎng)

中國上?！?024年1月29日——萊迪思半導(dǎo)體（NASDAQ：LSCC），低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布在由全球600多家供應(yīng)商和合作伙伴參加的匯川技術(shù)年度供應(yīng)商大會(huì)上榮獲“優(yōu)秀質(zhì)量獎(jiǎng)”。匯川技術(shù)表彰的企業(yè)提供創(chuàng)新的解決方案，可加速其工業(yè)自動(dòng)化解決方案開發(fā)，幫助制造商提高生產(chǎn)效率和加工精度。萊迪思半導(dǎo)體銷售副總裁王誠表示：“在萊迪思，我們專注于與客戶密切合作，通過我們的低功耗、小尺寸解決方案和服務(wù)，幫助他們實(shí)現(xiàn)設(shè)計(jì)目標(biāo)并縮短產(chǎn)品上市時(shí)間。我們很榮幸匯川授予我們這一享有盛譽(yù)的獎(jiǎng)項(xiàng)，我們期待與匯川繼
關(guān)鍵字：萊迪思匯川 Inovance FPGA 低功耗可編程器件

Verilog HDL簡(jiǎn)介&基礎(chǔ)知識(shí)1

Verilog 是 Verilog HDL 的簡(jiǎn)稱，Verilog HDL 是一種硬件描述語言（HDL：Hardware Description Language），硬件描述語言是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語言。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從頂層到底層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計(jì)自動(dòng)化（EDA)工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動(dòng)綜合工具轉(zhuǎn)換到門級(jí)電路網(wǎng)表。接下去，再用專用
關(guān)鍵字： FPGA verilog HDL EDA

基于Kintex-7 FPGA的核心板電路設(shè)計(jì)

1. 引言Field Programmable GateArray（簡(jiǎn)稱，F(xiàn)PGA）于1985年由XILINX創(chuàng)始人之一Ross Freeman發(fā)明，第一顆FPGA芯片XC2064為XILINX所發(fā)明，F(xiàn)PGA一經(jīng)發(fā)明，后續(xù)的發(fā)展速度之快，超出大多數(shù)人的想象，近些年的FPGA，始終引領(lǐng)先進(jìn)的工藝。在通信等領(lǐng)域FPGA有著廣泛的應(yīng)用，通信領(lǐng)域需要高速的通信協(xié)議處理方式，另一方面通信協(xié)議隨時(shí)都在修改，不適合做成專門的芯片，所以能夠靈活改變的功能的FPGA就成了首選。并行和可編程是FPGA最大的優(yōu)勢(shì)。2.核心板
關(guān)鍵字： FPGA Kintex-7 電路設(shè)計(jì)

Spoc CPU軟核 Part 4-軟件（即程序員）模型

...或如何將外圍設(shè)備連接到 Spoc。Spoc 內(nèi)存模型Spoc0 數(shù)據(jù)存儲(chǔ)器空間深度為 64Kbits。從 0x0000 到 0x0FFF 的地址保留供內(nèi)部使用。從 0x1000 到 0xFFFF 的地址可供外部外設(shè)免費(fèi)使用。讓我們看看如何使用它！寫入外圍設(shè)備寫入事務(wù)的寬度可以是 1、8、16 或 32 位。例如：do?#0x1000?->?WA0 do.byte?#0x55?->?@???&nbs
關(guān)鍵字： FPGA Spoc

Spoc CPU軟核 Part 3-軟件（即程序員）模型

Spoc 有一個(gè)小指令集和一些尋址模式。這使得 Spoc 程序員的模型易于學(xué)習(xí)。指令集Spoc 目前支持 8 條指令：例子：?inc?RA2??????//?increments?register?RA2? ?dec?A???????//?decrements?accumula
關(guān)鍵字： FPGA Spoc

Spoc CPU軟核 Part 2-主要特征

邏輯使用量小通用架構(gòu)，可在 Xilinx 和 Altera FPGA 中輕松運(yùn)行。也可以很容易地移植到ASIC。RISC：小指令集多個(gè)累加器，多種數(shù)據(jù)大小雙寄存器文件每條指令中的條件執(zhí)行數(shù)據(jù)存儲(chǔ)器：使用（至少）一個(gè)模塊代碼存儲(chǔ)器：使用串行閃存或塊Spoc被設(shè)計(jì)為幾乎是免費(fèi)的，即在FPGA中占用很少的空間，并從串行閃存中執(zhí)行。許多新的FPGA板卡都已使用串行閃存來配置FPGA。 Spoc 可以使用閃存中未使用的內(nèi)存空間作為代碼內(nèi)存。Spoc0Spoc 可以參數(shù)化。目前，第一個(gè)實(shí)現(xiàn)“Spoc0”不是。Spo
關(guān)鍵字： FPGA Spoc

Spoc CPU軟核 Part 1-Hello world!

Spoc 是一個(gè) cpu...你猜怎么著？讓我們用它來顯示“Hello world！”。在本例中，您需要一個(gè)帶有 RS-232 輸出的 FPGA 板。1. 軟件使用?spoc_asm?編譯以下代碼// First set the stack pointer (required since we use a subroutine below) ?do #0x0C00 -> SPBeginString: ?do #GreetingString -> CSSe
關(guān)鍵字： FPGA Spoc

Spoc CPU軟核（總）

Spoc CPU軟核：FPGA不僅限于普通的硬件邏輯和狀態(tài)機(jī)…添加一個(gè)軟CPU并創(chuàng)建強(qiáng)大的組合?！?Soft PrOcessor核心”-或“ SPOC”第0部分：世界你好！第1部分：主要特征第2部分：軟件（即程序員）模型第3部分：硬件接口第4部分：軟件示例/技巧?…即將推出第5部分：硬件調(diào)試器?…即將推出第6部分：硬件架構(gòu)?…即將推出
關(guān)鍵字： FPGA Spoc CPU

CNC步進(jìn)電機(jī)控制（總）

如何創(chuàng)建多軸CNC銑床FPGA控制器。CNC工程該項(xiàng)目包含7個(gè)部分：第1部分：什么是CNC？第2部分：步進(jìn)控制第3部分：運(yùn)動(dòng)控制器第4部分：積分器第5部分：FPGA運(yùn)動(dòng)控制器第6部分：運(yùn)動(dòng)公式第7部分：運(yùn)動(dòng)
關(guān)鍵字： FPGA CNC 步進(jìn)電機(jī)

CNC步進(jìn)電機(jī)控制7 -運(yùn)動(dòng)機(jī)芯

軸參數(shù)每個(gè)軸有兩個(gè)參數(shù)：最大加速度最高速度例如，一個(gè)軸的最大加速度為 20mm/s2，最大速度為 50mm/s。從連續(xù)時(shí)間的運(yùn)動(dòng)公式中，我們可以推導(dǎo)出比，從怠速開始，使用最大加速度，我們將在 2.5 秒后達(dá)到最大速度，并在當(dāng)時(shí)達(dá)到 62.5mm 的位置。然后使用最大減速度（-20mm/s2），我們將再移動(dòng) 62.5 毫米，總共 125 毫米。單軸直線運(yùn)動(dòng)假設(shè)我們想將一個(gè)軸移動(dòng)一個(gè)確定的距離，而不理會(huì)其他軸。有兩種情況：短距離或長(zhǎng)距離。在第一種情況下（短距離），我們不受最大速度的限制，而在第二種情況下（
關(guān)鍵字： FPGA CNC 運(yùn)動(dòng)機(jī)芯

CNC步進(jìn)電機(jī)控制6 -運(yùn)動(dòng)公式

由于FPGA運(yùn)動(dòng)單元只接受加速度和時(shí)間數(shù)字，因此PC的工作是計(jì)算它們。由于我們的運(yùn)動(dòng)單元具有非常簡(jiǎn)單的架構(gòu)和可預(yù)測(cè)性，這很容易做到。一點(diǎn)點(diǎn)數(shù)學(xué)我們可以隨時(shí)計(jì)算軸的位置和速度，只需知道加速度即可。讓我們?yōu)橐粋€(gè)軸提供以下四個(gè)變量：p?是位置s?是速度a?是加速度t?是時(shí)間我們還有增量變量：Δ p 是增量位置（例如，如果位置 p 從 10 移動(dòng)到 15，則 Δp?為 5）Δs?是增量速度Δa?是 delta 加速度Δt?是增量時(shí)間
關(guān)鍵字： FPGA CNC 運(yùn)動(dòng)公式

CNC步進(jìn)電機(jī)控制5 -FPGA運(yùn)動(dòng)控制器

FPGA 設(shè)計(jì)以下是FPGA運(yùn)動(dòng)控制器框圖（顯示三個(gè)軸）：USB-2 數(shù)據(jù)在 FIFO 中緩沖，然后進(jìn)入多路復(fù)用器。由于數(shù)據(jù)是“打包”的，因此需要解復(fù)用器將加速度數(shù)據(jù)分配到每個(gè)積分器的軸。在積分器之后，脈沖發(fā)生器確保階躍/迪爾脈沖具有正確的時(shí)序。這是集成商的心聲。generate for(i=0;?i
關(guān)鍵字： FPGA CNC 運(yùn)動(dòng)控制器

CNC步進(jìn)電機(jī)控制4 -積分器

秘訣在我們的實(shí)現(xiàn)中，PC不會(huì)向FPGA發(fā)送任何位置或速度信息。相反，它會(huì)發(fā)送加速度和時(shí)間信息。 FPGA 使用積分器將它們轉(zhuǎn)換為速度和位置（并相應(yīng)地驅(qū)動(dòng)階躍/二極管信號(hào)）。因此，我們的運(yùn)動(dòng)控制器充當(dāng)加速度積分器。這很容易實(shí)現(xiàn)，因?yàn)樵贔PGA中，積分器只是一個(gè)累加器。以下“C”代碼說明了FPGA在每個(gè)時(shí)鐘周期的性能：??//?Acceleration?is?known?(provided?by?the?PC)
關(guān)鍵字： FPGA CNC 步進(jìn)電機(jī) 積分器

共6764條 5/451 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]