xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的FOR循環(huán)并行CRC流水線算法

通過研究通用串行循環(huán)冗余校驗(yàn)(CRC)編碼技術(shù)并在此基礎(chǔ)上,利用等式代換或矩陣變換等方法推導(dǎo)出通用并行CRC編碼電路結(jié)構(gòu)。根據(jù)傳統(tǒng)的并行CRC編碼方法,發(fā)現(xiàn)在高速數(shù)據(jù)傳輸校驗(yàn)中,需要大量的人為計(jì)算量,由于計(jì)算量大,容易產(chǎn)生一些計(jì)算錯(cuò)誤。于是在傳統(tǒng)的串行CRC編碼的思想基礎(chǔ)上,利用FOR循環(huán)語句與流水線技術(shù)相結(jié)合,提出基于FPGA的FOR循環(huán)并行CRC流水線算法。
關(guān)鍵字：循環(huán)冗余校驗(yàn) 流水線技術(shù) FPGA

用Zynq-7000 EPP實(shí)現(xiàn)端到端廣播

在今年舉辦的美國(guó)國(guó)廣播電視設(shè)備展上亮相的數(shù)項(xiàng)創(chuàng)新中，BBC RD新開發(fā)的Stagebox可以安裝到攝像機(jī)的背面，將有效傳輸距離從數(shù)百米延長(zhǎng)到互聯(lián)網(wǎng)協(xié)議數(shù)據(jù)包能抵達(dá)的幾乎任何一個(gè)地方。在近期涌現(xiàn)的利用 FPGA與生俱來的可編程功能提供更多功能和適應(yīng)性，實(shí)現(xiàn)協(xié)議和標(biāo)準(zhǔn)的對(duì)接的開創(chuàng)性設(shè)備中，Stagebox是最新一員。
關(guān)鍵字： Zynq-7000 端到端廣播 FPGA

基于FPGA的雷達(dá)回波實(shí)時(shí)模擬器的實(shí)現(xiàn)

提出了一種基于FPGA的雷達(dá)回波實(shí)時(shí)模擬器的實(shí)現(xiàn)方法。該模擬器采用cPCI標(biāo)準(zhǔn)總線，以FPGA為核心計(jì)算單元，配有高速數(shù)模、模數(shù)轉(zhuǎn)換模塊，可實(shí)現(xiàn)雷達(dá)回波信號(hào)實(shí)時(shí)在線注入模擬。該模擬器可實(shí)現(xiàn)多種體制下復(fù)雜回波的模擬，具有很好的工程應(yīng)用價(jià)值。
關(guān)鍵字：雷達(dá)回波實(shí)時(shí)模擬器并行處理 FPGA

基于動(dòng)態(tài)重構(gòu)技術(shù)和GSM通信的FPGA動(dòng)態(tài)配置

提出了一種FPGA遠(yuǎn)程動(dòng)態(tài)重構(gòu)的方法，結(jié)合FPGA動(dòng)態(tài)重構(gòu)技術(shù)和GSM通信技術(shù)來實(shí)現(xiàn)。利用GSM技術(shù)實(shí)現(xiàn)配置數(shù)據(jù)的無線傳輸，在單片機(jī)控制下將數(shù)據(jù)存儲(chǔ)于CF卡中。在內(nèi)嵌硬核微處理器PowerPC405控制下，F(xiàn)PGA通過內(nèi)部配置存取端口讀取CF卡中新的配置數(shù)據(jù)，對(duì)可重構(gòu)區(qū)進(jìn)行配置以實(shí)現(xiàn)新的功能。
關(guān)鍵字：配置 GSM FPGA

基于ARMFPGA的高速同步數(shù)據(jù)采集方案

大多數(shù)的勘探、觀測(cè)工作都是在嚴(yán)苛的環(huán)境中進(jìn)行的，對(duì)數(shù)據(jù)的準(zhǔn)確性、實(shí)時(shí)性都有著較高的要求，并且大多情況下要求多參數(shù)同步測(cè)量。北京恒頤針對(duì)勘探、測(cè)控等行業(yè)的特點(diǎn)，推出了基于ARM+FPGA的低功耗、高速率
關(guān)鍵字：數(shù)據(jù)采集 ARM FPGA

基于FPGA的數(shù)字下變頻的工作理念分析

　近年來，軟件無線電已經(jīng)成為通信領(lǐng)域一個(gè)新的發(fā)展方向，數(shù)字下變頻技術(shù)(Digital Down Converter-DDC)是軟件無線電的核心技術(shù)之一，也是計(jì)算量最大的部分。基于FPGA的DDC設(shè)計(jì)一
關(guān)鍵字： DSP DDC FPGA 濾波器

基于FPGA的TD-LTE系統(tǒng)上行同步的實(shí)現(xiàn)

基于最大似然 (ML)估計(jì)算法，改進(jìn)并利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行同步算法。主要介紹了如何利用FPGA實(shí)現(xiàn)ML算法。并以Virtex-5芯片為硬件平臺(tái)，進(jìn)行了仿真、綜合、板級(jí)驗(yàn)證、聯(lián)機(jī)驗(yàn)證等工作。結(jié)果表明，該同步算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。
關(guān)鍵字： TD-LTE Virtex-5 FPGA

以FPGA可編程邏輯器件為設(shè)計(jì)平臺(tái)的全彩led顯示屏設(shè)計(jì)方案

　介紹了一種以FPGA 可編程邏輯器件為設(shè)計(jì)平臺(tái)的、采用大屏幕全彩led 顯示屏進(jìn)行全彩灰度圖像顯示的掃描控制器實(shí)現(xiàn)方案。經(jīng)過對(duì)“19 場(chǎng)掃描”理論灰度實(shí)現(xiàn)原理的分析，針對(duì)采用該方法實(shí)現(xiàn)的全彩LED
關(guān)鍵字： LED 顯示屏設(shè)計(jì) FPGA

采用FPGA部分動(dòng)態(tài)可重構(gòu)方法的信號(hào)解調(diào)系統(tǒng)設(shè)計(jì)

針對(duì)調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載，來實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可擴(kuò)展性，并減低了成本和功耗該設(shè)計(jì)方案同時(shí)也介紹了FPGA部分動(dòng)態(tài)可重構(gòu)的概念和特點(diǎn)，可以對(duì)其它通信信號(hào)處理系統(tǒng)設(shè)計(jì)提供一定的參考。
關(guān)鍵字：可重構(gòu)技術(shù) 解調(diào)模塊 FPGA

高性能DC/DC轉(zhuǎn)換器應(yīng)對(duì)FPGA應(yīng)用中的供電要求

最近FPGA供應(yīng)商推出的新型可編程器件進(jìn)一步縮小了FPGA和ASIC之間的性能差別。盡管這類器件的可配置性對(duì)設(shè)計(jì)工程師很有吸引力，但使用這些器件所涉及的復(fù)雜設(shè)計(jì)規(guī)則和接口協(xié)議，要求設(shè)計(jì)工程師經(jīng)過全面的培訓(xùn)，并需要進(jìn)行參考設(shè)計(jì)評(píng)估、設(shè)計(jì)仿真和驗(yàn)證工作。另一方面，F(xiàn)PGA應(yīng)用中非常復(fù)雜的模擬設(shè)計(jì)，例如用于內(nèi)核、I/O、存儲(chǔ)器、時(shí)鐘和其它電壓軌的DC/DC穩(wěn)壓器，也要求新的解決方案。本文討論的高性能DC/DC轉(zhuǎn)換器有助于系統(tǒng)設(shè)計(jì) 工程師克服這些挑戰(zhàn)。
關(guān)鍵字：電壓軌 DC/DC FPGA

基于FPGA的34位串行編碼設(shè)計(jì)

為實(shí)現(xiàn)某專用接口裝置的接口功能檢測(cè)，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計(jì)了該類型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器，設(shè)計(jì)簡(jiǎn)潔、可靠。試驗(yàn)表明：該設(shè)計(jì)系統(tǒng)運(yùn)行正常、穩(wěn)定。
關(guān)鍵字：串行編碼 SOPC FPGA

利用FPGA和多通道光模塊組合長(zhǎng)距離傳送高速數(shù)據(jù)

目前基于銅電纜的高速串口能夠以數(shù)千兆位速率進(jìn)行數(shù)據(jù)傳送，并可通過使用多個(gè)并行通道達(dá)成超過100Gbps的數(shù)據(jù)傳輸率，不過傳送的距離卻受到限制，一個(gè)可以改善傳輸距離的作法是使用光互連來取代銅電纜，Alt
關(guān)鍵字： DSP LGA FPGA DDM

CPLD/FPGA在數(shù)字通信系統(tǒng)的應(yīng)用

1 引言近年來，由于微電子學(xué)和計(jì)算機(jī)技術(shù)的迅速發(fā)展，給EDA技術(shù)行業(yè)帶來了巨大的變化。 HDL（hardware description language）硬件描述語言是一種描述電路行為的
關(guān)鍵字： Verilog CPLD FPGA HDL 漢明碼

基于FPGA的Canny算法的硬件加速設(shè)計(jì)

由于Canny算法自身的復(fù)雜性，使得其做邊緣檢測(cè)的處理時(shí)間較長(zhǎng)。針對(duì)這個(gè)問題，提出和實(shí)現(xiàn)了一種Canny算法的硬件加速功能。加速功能的設(shè)計(jì)是以FPGA為硬件基礎(chǔ)，并采用了流水線技術(shù)來對(duì)系統(tǒng)的結(jié)構(gòu)改進(jìn)和優(yōu)化。最后通過對(duì)有加速器和無加速器的系統(tǒng)分別做圖像處理，并對(duì)統(tǒng)計(jì)時(shí)間對(duì)比分析。結(jié)果表明經(jīng)過加速改進(jìn)的系統(tǒng)相對(duì)節(jié)約了處理時(shí)間，并能實(shí)時(shí)高效地處理復(fù)雜圖像的邊緣。
關(guān)鍵字：流水線技術(shù) 圖像處理 FPGA

一種可靠的FPGA動(dòng)態(tài)配置方法及實(shí)現(xiàn)

現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）在通信系統(tǒng)中的應(yīng)用越來越廣泛。隨著通信系統(tǒng)的復(fù)雜化和功能多樣化,很多系統(tǒng)需要在不同時(shí)刻實(shí)現(xiàn)不同的功能,多數(shù)場(chǎng)合需要FPGA能夠支持在線動(dòng)態(tài)配置;在某些安全領(lǐng)域,需要對(duì)FPGA程序進(jìn)行加密存儲(chǔ)、動(dòng)態(tài)升級(jí)。這里根據(jù)應(yīng)用趨勢(shì)提出了一種基于CPU＋CPLD的可靠的FPGA動(dòng)態(tài)加載方法。該方法具有靈活、安全、可靠的特點(diǎn),在通信電子領(lǐng)域具有一定的參考價(jià)值。
關(guān)鍵字：動(dòng)態(tài)配置 FPGA CPLD

共6764條 73/451 |‹ « 71 72 73 74 75 76 77 78 79 80 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]