xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的電控單元噴油脈寬處理

由于電控汽油機(jī)在燃用不同比例甲醇汽油時(shí)受空燃比自適應(yīng)調(diào)整的限制而不能正常運(yùn)轉(zhuǎn)的問(wèn)題，提出利用FPGA技術(shù)將電控單元輸出的噴油脈寬信號(hào)進(jìn)行擴(kuò)展處理，使得電控汽油機(jī)在燃用不同比例甲醇汽油時(shí)，空燃比能夠維持在理論空燃比附近，從而使得電控汽油機(jī)能夠正常運(yùn)轉(zhuǎn)。本系統(tǒng)采用Altera公司的Cyclone系列FPGA芯片EP1C12Q240C8N，在Quatus II開(kāi)發(fā)環(huán)境中給出硬件設(shè)計(jì)和功能仿真。經(jīng)過(guò)測(cè)試，系統(tǒng)滿足對(duì)噴油脈寬信號(hào)的擴(kuò)展處理要求且系統(tǒng)性能穩(wěn)定。
關(guān)鍵字：空燃比噴油脈寬 FPGA

基于FPGA和ADS7890的高速AD轉(zhuǎn)換

在雷達(dá)設(shè)計(jì)中，需要對(duì)接收到的信號(hào)首先進(jìn)行模數(shù)轉(zhuǎn)換，其轉(zhuǎn)換速度和準(zhǔn)確性直接決定了之后FFT等運(yùn)算的準(zhǔn)確性，最終影響雷達(dá)測(cè)量精度。介紹了一種基于FPGA，利用芯片ADS7890實(shí)現(xiàn)一種快速14位串行AD轉(zhuǎn)換，對(duì)系統(tǒng)的軟件和硬件做了說(shuō)明。硬件部分主要為ADS7890的基本外圍電路以及芯片EP2C35F672C與其的控制連接，軟件部分利用Quartus II 8．0編程。
關(guān)鍵字： AD轉(zhuǎn)換毫米波雷達(dá)測(cè)距 FPGA

基于FPGA步進(jìn)電機(jī)驅(qū)動(dòng)控制系統(tǒng)的設(shè)計(jì)

通過(guò)對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)控制原理的分析，利用Verilog語(yǔ)言進(jìn)行層次化設(shè)計(jì)，最后實(shí)現(xiàn)了基于FPGA步進(jìn)電機(jī)的驅(qū)動(dòng)控制系統(tǒng)。該系統(tǒng)可以實(shí)現(xiàn)步進(jìn)電機(jī)按既定角度和方向轉(zhuǎn)動(dòng)及定位控制等功能。仿真和綜合的結(jié)果表明，該系統(tǒng)不但可以達(dá)到對(duì)步進(jìn)電機(jī)的驅(qū)動(dòng)控制，同時(shí)也優(yōu)化了傳統(tǒng)的系統(tǒng)結(jié)構(gòu)，提高了系統(tǒng)的抗干擾能力和穩(wěn)定性，可用于工業(yè)自動(dòng)化、辦公自動(dòng)化等應(yīng)用場(chǎng)合。
關(guān)鍵字：步進(jìn)電機(jī) Verilog FPGA

基于FPGA的水聲信號(hào)高速采集存儲(chǔ)系統(tǒng)設(shè)計(jì)

介紹了一種基于FPGA的水聲信號(hào)數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，給出了系統(tǒng)的總體方案，并對(duì)各部分硬件和軟件的設(shè)計(jì)進(jìn)行了詳細(xì)描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心，以存儲(chǔ)容量達(dá)2GB的大容量NAND型Flash作為存儲(chǔ)介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲(chǔ)模塊和RS～232串行通信模塊組成，具有穩(wěn)定可靠、體積小、功耗低、存儲(chǔ)容量大等特點(diǎn)，實(shí)驗(yàn)證明該系統(tǒng)滿足設(shè)計(jì)要求。
關(guān)鍵字：水聲信號(hào)數(shù)據(jù)采集 NANDFlash FPGA

基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

提出一種實(shí)時(shí)數(shù)字化光纖傳輸系統(tǒng)，該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A／D轉(zhuǎn)換器將輸入的模擬信號(hào)數(shù)字化，再用FPGA對(duì)數(shù)據(jù)進(jìn)行處理，并通過(guò)光纖傳輸。同時(shí)，F(xiàn)PGA還控制A／D轉(zhuǎn)換器的工作。接收端用串行收發(fā)器TLK1501對(duì)接收數(shù)據(jù)進(jìn)行解碼處理，還原有效信號(hào)。實(shí)驗(yàn)表明，該系統(tǒng)實(shí)時(shí)性好、信號(hào)傳輸誤碼率低、工作性能穩(wěn)定、抗干擾性強(qiáng)，系統(tǒng)具有可行性和有效性。
關(guān)鍵字：光纖通訊高速數(shù)字信號(hào)傳輸 FPGA

基于FPGA的固定倍率圖像縮放的實(shí)現(xiàn)

基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放，將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算，對(duì)輸入原始圖像像素先進(jìn)行行方向的卷積，再進(jìn)行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過(guò)程設(shè)計(jì)為一個(gè)單元體的循環(huán)過(guò)程，在單元體內(nèi)部，事先計(jì)算出卷積系數(shù)。降低了FPGA設(shè)計(jì)的復(fù)雜性，提高了圖像縮放算法的運(yùn)算速度，增強(qiáng)了系統(tǒng)的實(shí)時(shí)性，已經(jīng)應(yīng)用于某款航空電子產(chǎn)品中，應(yīng)用效果良好。
關(guān)鍵字：圖像縮放卷積運(yùn)算 FPGA

基于FPGA的同步FIFO在大幅面高速彩色噴繪機(jī)噴頭數(shù)據(jù)傳輸中的應(yīng)用

研究了基于FPGA的同步FIFO和移位寄存器，利用同步FIFO作為大幅面高速彩色噴繪機(jī)噴頭與上位機(jī)之間數(shù)據(jù)傳輸以及接口數(shù)據(jù)傳輸?shù)木彺婺K。該設(shè)計(jì)在保證數(shù)據(jù)傳輸實(shí)時(shí)性的前提下，解決了噴頭和上位機(jī)像素?cái)?shù)據(jù)格式方向不一致的問(wèn)題，并消除了部分?jǐn)?shù)據(jù)冗余。
關(guān)鍵字：同步FIFO 彩色噴繪機(jī) FPGA

基于FPGA的電梯控制器的設(shè)計(jì)與實(shí)現(xiàn)

介紹了基于Altera公司EP1K30TC144芯片的電梯控制器設(shè)計(jì)過(guò)程，描述了該控制系統(tǒng)的功能。該設(shè)計(jì)采用VHDL語(yǔ)言進(jìn)行編程，以QUARTUSⅡ軟件為開(kāi)發(fā)平臺(tái)，對(duì)本設(shè)計(jì)進(jìn)行了仿真，并使用JTAG將程序代碼下載到實(shí)驗(yàn)板上進(jìn)行了硬件驗(yàn)證。
關(guān)鍵字： JTAG 電梯控制器 FPGA

基于FPGA的水聲信號(hào)高速采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

介紹了一種基于FPGA的水聲信號(hào)數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),給出了系統(tǒng)的總體方案,并對(duì)各部分硬件和軟件的設(shè)計(jì)進(jìn)行了詳細(xì)描述。系統(tǒng)以FPGA作為數(shù)據(jù)的控制處理核心,以存儲(chǔ)容量達(dá)2 GB的大容量NAND型Flash作為存儲(chǔ)介質(zhì)。該系統(tǒng)主要由數(shù)據(jù)采集模塊、數(shù)據(jù)存儲(chǔ)模塊和RS-232串行通信模塊組成,具有穩(wěn)定可靠、體積小、功耗低、存儲(chǔ)容量大等特點(diǎn),實(shí)驗(yàn)證明該系統(tǒng)滿足設(shè)計(jì)要求。
關(guān)鍵字：數(shù)據(jù)采集 Flash FPGA

用FPGA內(nèi)部集成的DSP實(shí)現(xiàn)圖像處理的實(shí)例分析

intevac是商用和軍用市場(chǎng)光學(xué)產(chǎn)品的前沿開(kāi)發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開(kāi)發(fā)，該產(chǎn)品是高性能超低亮度緊湊型攝像機(jī)。該攝像機(jī)最初采用了流行的數(shù)字信號(hào)處理器、幾個(gè)assp和外部存儲(chǔ)器件。系統(tǒng)對(duì)性能的需求越來(lái)越高，工程師團(tuán)隊(duì)決定試驗(yàn)一種替代方案——在可編程邏輯中實(shí)現(xiàn)可配置軟核處理器。
關(guān)鍵字：圖像處理 NIOS FPGA

FPGA系統(tǒng)調(diào)試問(wèn)題及提高調(diào)試效率的方法

本文就調(diào)試FPGA系統(tǒng)時(shí)遇到的問(wèn)題及有助于提高調(diào)試效率的方法，針對(duì)Altera和Xilinx的FPGA調(diào)試提供了最新的方法和工具。
關(guān)鍵字：邏輯分析儀測(cè)試內(nèi)核 FPGA

基于FPGA的線陣CCD器件驅(qū)動(dòng)器及其系統(tǒng)控制邏輯時(shí)序的設(shè)計(jì)

介紹一種基于FPGA設(shè)計(jì)線陣CCD器件TCDl208AP復(fù)雜驅(qū)動(dòng)電路和整個(gè)CCD的電子系統(tǒng)控制邏輯時(shí)序的方法，并給出時(shí)序仿真波形。工程實(shí)踐結(jié)果表明，該驅(qū)動(dòng)電路結(jié)構(gòu)簡(jiǎn)單、功耗小、成本低、抗干擾能力強(qiáng)，適應(yīng)工程小型化的要求。
關(guān)鍵字：時(shí)序綜合分析 CCD FPGA

FPGA低功耗設(shè)計(jì)小貼士

采用FPGA進(jìn)行低功耗設(shè)計(jì)并不是一件容易的事，盡管有許多方法可以降低功耗。FPGA的類型、IP核、系統(tǒng)設(shè)計(jì)、軟件算法、功耗分析工具及個(gè)人設(shè)計(jì)方法都會(huì)對(duì)產(chǎn)品功耗產(chǎn)生影響。值得注意的是，如果使用不當(dāng)，有些方法反而會(huì)增加功耗，因此必須根據(jù)實(shí)際情況選擇適當(dāng)?shù)脑O(shè)計(jì)方法。
關(guān)鍵字：功率估算結(jié)構(gòu)設(shè)計(jì) FPGA

基于NIOS Ⅱ處理器的數(shù)字信號(hào)解碼器設(shè)計(jì)

介紹了一種基于NIOS Ⅱ?qū)崿F(xiàn)數(shù)字信號(hào)解碼器的方法，該系統(tǒng)由FPGA 和相應(yīng)接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構(gòu)成片上系統(tǒng)( SOC) ，可以將串行輸入的不歸零PCM 碼轉(zhuǎn)換為可分析的8 位并行碼，并通過(guò)上位機(jī)軟件顯示解碼結(jié)果。
關(guān)鍵字：數(shù)字信號(hào)解碼器嵌入式軟核CPU FPGA

基于FPGA的GSM系統(tǒng)直放站數(shù)字選頻器設(shè)計(jì)

提出了一種基于FPGA的數(shù)字選頻器設(shè)計(jì)方案，該數(shù)字選頻器應(yīng)用于八通道的GSM系統(tǒng)直放站，采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進(jìn)行數(shù)字信號(hào)處理。給出了較詳細(xì)的硬件設(shè)計(jì)方案，并通過(guò)Agilent Technologies N5230A網(wǎng)絡(luò)分析儀對(duì)數(shù)字選頻器進(jìn)行了測(cè)量，被選出的有效相鄰信道之間的最小間隔能達(dá)到1MHz，能夠?qū)崿F(xiàn)較好的選頻功能，可滿足實(shí)際應(yīng)用的要求。
關(guān)鍵字：數(shù)字選頻器 MSP430 FPGA

共6764條 76/451 |‹ « 74 75 76 77 78 79 80 81 82 83 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]