xilinx 文章進入xilinx技術(shù)社區(qū)

參考時鐘對SERDES性能的影響

參考時鐘對SERDES性能的影響-我們知道，SERDES對參考時鐘有嚴格的相位噪聲性能要求。通常，SERDES供應(yīng)商會根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點，以及性能數(shù)據(jù)，提出對參考時鐘的相位噪聲的具體要求。
關(guān)鍵字： SERDES 參考時鐘 XILINX

詳細解讀Zynq的三種啟動方式(JTAG,SD,QSPI)

詳細解讀Zynq的三種啟動方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動文件的生成和注意事項，包括只用片上RAM（OCM）和使用DDR3兩種情況。 JTAG方式 JTAG方式是調(diào)試中最常用的方式，在SDK中在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口首次打開左邊窗口中Xilinx C/C++ application(GDB)下沒有子項，這時雙擊Xilinx C/C++ application(GD
關(guān)鍵字： Xilinx RAM

FPGA的過去，現(xiàn)在和未來

FPGA的過去，現(xiàn)在和未來-自Xilinx在1984年創(chuàng)造出FPGA以來，這種可編程邏輯器件憑借性能、上市時間、成本、穩(wěn)定性和長期維護方面的優(yōu)勢，在通信、醫(yī)療、工控和安防等領(lǐng)域占有一席之地，在過去幾年也有極高的增長率。而進入了最近兩年，由于云計算、高性能計算和人工智能的繁榮，擁有先天優(yōu)勢的FPGA的關(guān)注度更是到達了前所未有的高度。本文從基礎(chǔ)出發(fā)談及FPGA的過去、現(xiàn)在與未來。
關(guān)鍵字： fpga xilinx 英特爾

System generator如何與MATLAB進行匹配？

System generator如何與MATLAB進行匹配？-system generator是xilinx公司的系統(tǒng)級建模工具，它是擴展mathworks公司的MATLAB下面的simulink平臺，添加了XILINX FPGA專用的一些模塊。加速簡化了FPGA的DSP系統(tǒng)級硬件設(shè)計。
關(guān)鍵字： xilinx 賽靈思 MATLAB

ZYNQ器件的啟動配置方法

ZYNQ器件的啟動配置方法-無任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設(shè)計中首先要考慮到的問題就是處理器的啟動加載問題。
關(guān)鍵字： FPGA XILINX 賽靈思

關(guān)于高阻態(tài)和OOC（out of context）綜合方式

關(guān)于高阻態(tài)和OOC（out of context）綜合方式-Xilinx Vivado工具支持僅將系統(tǒng)設(shè)計的一部分進行綜合，即OOC（out of context）綜合方式。OOC綜合方式的流程就是將設(shè)計的某個模塊單獨完成綜合操作，這會帶來如下可能性
關(guān)鍵字：高阻態(tài) OOC Xilinx

Xilinx RFSoC開始發(fā)貨，5G與Remote-PHY等應(yīng)用將全面加速

　　RFSoC正式發(fā)貨　　2017年10月9日，All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx)宣布其 Zynq UltraScale+ RFSoC 系列開始發(fā)貨，該系列通過一個突破性的架構(gòu)將 RF 信號鏈集成在一個單芯片SoC 中，從而為 5G 無線、有線 Remote-PHY 及其它應(yīng)用的加速實現(xiàn)提供了可能。　　實際上，今年2月Xilinx已經(jīng)預發(fā)布
關(guān)鍵字： Xilinx RFSoC

Xilinx宣布集成RF信號鏈的Zynq UltraScale+ RFSoC系列開始發(fā)貨，全面加速5G無線、有線Remote-PHY及其它應(yīng)用

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.，(NASDAQ:XLNX))今天宣布其Zynq UltraScale+ RFSoC系列開始發(fā)貨，該系列是通過一個突破性的架構(gòu)將RF信號鏈集成在一個單芯片SoC中，致力于加速5G無線、有線Remote-PHY及其它應(yīng)用的實現(xiàn)。基于16nm UltraScale+ MPSoC架構(gòu)的All Programmable RFSoC在單芯片上
關(guān)鍵字： Xilinx 5G

Xilinx、Arm、Cadence和臺積公司共同宣布全球首款采用7納米工藝的CCIX測試芯片

　　賽靈思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構(gòu)建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實現(xiàn)一致性互聯(lián)。　　關(guān)于CCIX　　出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對應(yīng)用進行加速的需求日益增長，諸如大數(shù)據(jù)分析、搜索、機器學習、4G/5G無線、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個系統(tǒng)部件中無縫移動
關(guān)鍵字： Xilinx Arm

Xilinx、ARM、Cadence和臺積電構(gòu)建全球首款7納米CCIX測試芯片

　　賽靈思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構(gòu)建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實現(xiàn)一致性互聯(lián)。　　出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對應(yīng)用進行加速的需求日益增長，諸如大數(shù)據(jù)分析、搜索、機器學習、4G/5G無線、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個系統(tǒng)部件中無縫移動數(shù)據(jù)的加速器引擎。CC
關(guān)鍵字： Xilinx 臺積電

第二屆全國大學生智能互聯(lián)創(chuàng)新大賽在重郵落幕

近日，由教育部高等學校電子信息類專業(yè)教學指導委員會和中國電子學會聯(lián)合主辦，arm、Xilinx、ST、ADI、Google等公司協(xié)辦的 2017年第二屆“全國大學生智能互聯(lián)創(chuàng)新大賽”在重慶郵電大學舉行了全國總決賽，最終在四個組別的激烈角逐中十六支隊伍獲得了一等獎，三支隊伍贏得了企業(yè)特別獎。第二屆全國大學生智能互聯(lián)創(chuàng)新大賽從2017年1月份啟動，歷時8個月，共吸引了560余支隊伍參賽。從參數(shù)的隊伍數(shù)量和學生人數(shù)上均比去年有顯著提升。本次大賽在吸收前一屆比賽的經(jīng)驗基礎(chǔ)上，分成了智能交通、智能醫(yī)療、智能家居、智
關(guān)鍵字： arm Xilinx ST ADI

Xilinx 2017 OpenHW設(shè)計大賽及學術(shù)峰會獅城首秀

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)今天在2017年度OpenHW 設(shè)計大賽和學術(shù)峰會上宣布，此次大會將著重展示賽靈思 All Programmable 技術(shù)面向新加坡智慧城市和智慧校園計劃的優(yōu)勢。這個由賽靈思大學計劃(XUP)所發(fā)起的競賽和大會系與新加坡科技設(shè)計大學(SUTD)聯(lián)合主辦，并得到新加坡經(jīng)濟發(fā)展局(EDB)的支持，致力于通過產(chǎn)學研結(jié)合，共同推動基于賽靈思開放式All&nb
關(guān)鍵字： Xilinx OpenHW

AI芯片一哥不好當 Xilinx挑戰(zhàn)NVIDIA

NVIDIA雖憑借通用GPU登上人工智能(AI)芯片一哥位置、但競爭對手早已在一旁虎視眈眈。
關(guān)鍵字： Xilinx NVIDIA

Xilinx一級代理：賽靈思半導體的優(yōu)勢

　　Xilinx(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預定義系統(tǒng)級功能的IP核?？蛻羰褂肵ilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程，從而完成特定Xilinx(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商?！　ilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預定義系統(tǒng)級功能的IP核?？蛻羰褂肵ilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程，從而完成特定的邏輯
關(guān)鍵字： Xilinx FPGA

CPLD芯片選型（三）

Xilinx CoolRunner 系列CPLD器件分CoolRunner-Ⅱ系列和CoolRunner XPLA 3系列器件。1999年8月，Xilinx收購了Philips的CoolRunner生產(chǎn)線并開始提供XPLA（eXtenden Programmable Logic Array，加強型可編程邏輯陣列）系列器件
關(guān)鍵字： Xilinx CoolRunner CPLD

共722條 5/49 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

xilinx介紹

Xilinx ZYNQ技術(shù)中心一、Xilinx公司介紹　　Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預定義系統(tǒng)級功能的IP（Intellectual Property）核?？蛻羰褂肵ilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程，從而完成特定的邏輯操作。Xilinx公司成立于 1984年，Xilinx首創(chuàng)了現(xiàn)場可編程邏輯陣列 [ 查看詳細 ]