首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 全cmos

一種基于40nm CMOS工藝的新型溫度補(bǔ)償、高電源抑制比的帶隙基準(zhǔn)源

  • 基于TSMC40LP工藝設(shè)計(jì)了一種新穎的溫度補(bǔ)償、高電源抑制比的帶隙基準(zhǔn)源。本設(shè)計(jì)采用全MOSFET設(shè)計(jì)，工作于1.1 V電源電壓，通過將MOSFET偏置在零溫度系數(shù)工作點(diǎn)，并結(jié)合溫度補(bǔ)償技術(shù)和有源衰減電路，實(shí)現(xiàn)在-40 ℃~125 ℃內(nèi)溫度變化系數(shù)為6.6 ppm/℃，低頻下電源抑制比為93 dB，高頻下電源抑制比為56 dB，與此同時(shí)，利用阻抗調(diào)試對環(huán)路穩(wěn)定性進(jìn)行了補(bǔ)償。
  • 關(guān)鍵字： 帶隙基準(zhǔn)  全CMOS  低電源電壓  曲率補(bǔ)償  高電源抑制比  零溫系數(shù)點(diǎn)  201804  
共1條 1/1 1

全cmos介紹

您好，目前還沒有人創(chuàng)建詞條全cmos!
歡迎您創(chuàng)建該詞條，闡述對全cmos的理解，并與今后在此搜索全cmos的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473