重磅！三星宣布3nm成功流片！

6月29日，據(jù)外媒最新報道，三星宣布，3nm制程技術(shù)已經(jīng)正式流片! 

據(jù)悉，三星的3nm制程采用的是GAA架構(gòu)，性能上完勝臺積電的3nm FinFET架構(gòu)!

據(jù)報導(dǎo)，三星在3nm制程的流片進度是與新思科技合作完成的，目的在于加速為GAA 構(gòu)的生產(chǎn)流程提供高度優(yōu)化的參考方法。而因為三星的3 nm制程采用不同于臺積電或英特爾所采用的 FinFET 的架構(gòu)，而是采用 GAA 的結(jié)構(gòu)。在此情況下，三星需要新的設(shè)計和認證工具，因此采用了新思科技的 Fusion Design Platform。

三星半導(dǎo)體設(shè)計技術(shù)團隊副總裁 Sangyun Kim 表示，三星半導(dǎo)體是推動下一階段產(chǎn)業(yè)創(chuàng)新的核心。所以，三星將藉由不斷進行的技術(shù)制程發(fā)展，以滿足專業(yè)和廣泛市場應(yīng)用不斷增長的需求。如此，在三星電子最新的、先進的 3 奈米 GAA 結(jié)構(gòu)制程技術(shù)上，受惠于與新思科技的廣泛合作，在 Fusion Design Platform 加速準備，以有效達成 3 奈米制程技術(shù)的承諾，證明了這些關(guān)鍵聯(lián)盟的重要性和好處。

報導(dǎo)指出，所謂的 GAA (Gate-all-around ) 架構(gòu)，是一個周邊環(huán)繞著 Gate 的 FinFET 架構(gòu)。依照專家的觀點，GAA 架構(gòu)的晶體管能夠提供比 FinFET 更好的靜電特性，可滿足某些柵極寬度的需求。而這主要表現(xiàn)在同等尺寸結(jié)構(gòu)下，GAA 的溝道控制能力得以強化，藉此給予尺寸進一步微縮提供了可能性。相較傳統(tǒng) FinFET 的溝道僅 3 面被柵極包覆，GAA 若以奈米線溝道設(shè)計為例，溝道的整個外輪廓都被柵極完全包裹住，這就代表著柵極對溝道的控制性能就更好。

據(jù)了解，3 奈米 GAA 制程技術(shù)有兩種架構(gòu)分類，也就是 3GAAE 和 3GAAP。這是兩款以奈米片的結(jié)構(gòu)設(shè)計，在鰭中具有多個橫向帶狀線。這種奈米片設(shè)計已被研究機構(gòu) IMEC 作為 FinFET 架構(gòu)后續(xù)的產(chǎn)品進行了大量研究，并由 IBM 與三星和格羅方德合作進行了技術(shù)發(fā)展。

三星指出，這種技術(shù)具被高度可制造性。原因是它利用了該公司現(xiàn)有的約 90% 的 FinFET 制造技術(shù)予設(shè)備，而只需要少量修改過的光罩即可。另外，該制程技術(shù)具有出色的柵極可控性，這比三星原本采用的 FinFET 技術(shù)高 31%，且因為奈米片信道寬度可通過直接圖像化來改變，這就給設(shè)計提供了靈活性。

來源：中國半導(dǎo)體論壇