英特爾將在三年后打敗臺積電？

發(fā)布人：旺材芯片時間：2022-04-13 來源：工程師

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

來源：半導(dǎo)體行業(yè)觀察

據(jù)Anadtech報道，過去幾年，英特爾一直在經(jīng)歷公司制造擴張的重要時期。

盡管芯片巨頭最近在俄亥俄州和德國宣布的新設(shè)施引起了很多關(guān)注，這是可以理解的——尤其是考慮到它們對英特爾的代工服務(wù)計劃的重要性——但英特爾一直在努力擴大現(xiàn)有設(shè)施以供自己使用。該公司開發(fā)下一代 EUV 和 Gate-All-Around 型晶體管 (RibbonFET) 不僅需要創(chuàng)建和完善底層技術(shù)，而且還需要更多空間。

為此，英特爾今天在俄勒岡州為公司的主要開發(fā)工廠 D1X 的 Mod3 擴展舉行了盛大的開幕式。此次擴建于 2019 年首次宣布，是自 2010 年 D1X 初始建設(shè)以來英特爾主要開發(fā)工廠的第三次此類 mod (module) 和第二次擴建。

圖1

但除了大張旗鼓之外，該工廠的最新模塊對英特爾來說是一個真正重要的Mod：它不僅為工廠增加了 270,000 平方英尺的潔凈室空間——將 D1X 擴大了約 20%——而且它是唯一的工廠Mod。大到足以支持英特爾將從其 18A 工藝開始使用的高數(shù)值孔徑 (High NA) EUV 工具——ASML 即將推出的 TWINSCAN EXE:5200 EUV光刻機，這個設(shè)備比英特爾用于其第一代 EUV 工藝（Intel 4/Intel 3）的 NXE 3000 系列 EUV 設(shè)備大得多。它是如此之大，以至于 D1X 的天花板太低而無法容納機器，更不用說支撐其重量的地板了。

因此，可以說Mod3 的構(gòu)建在很大程度上是為了這臺大型機器。

圖2

同時，雖然 D1X-Mod3 直到今天才正式宣布開放，但英特爾自去年 8 月以來已經(jīng)將關(guān)鍵設(shè)備轉(zhuǎn)移到 Mod3中。因此，今天的開幕式是該Mod的正式發(fā)布，因為它的一部分已經(jīng)設(shè)置好（如果尚未使用）。盡管如此，根據(jù)英特爾的說法，即使有了這樣的領(lǐng)先優(yōu)勢，該公司預(yù)計將在一年內(nèi)繼續(xù)使用工具，特別是當(dāng)他們引入剩余的低優(yōu)先級工具時。

圖3：D1X 上的一系列 EUV 機器

英特爾路線圖更新：Intel 18A 提前到 2024 年下半年

除了向媒體介紹 D1X-Mod3 的開幕式外，英特爾還利用他們最新的新聞發(fā)布會讓大家快速了解英特爾開發(fā)路線圖的最新更新。嚴(yán)格來說，這并不是什么新鮮事——因為所有這些都是在 2 月份的英特爾 2022 年投資者會議上首次宣布了。但是，這是英特爾第一次讓技術(shù)媒體而不是投資者來了解其開發(fā)工作的現(xiàn)狀。

這里的大新聞是英特爾正式提前了在英特爾 18A 節(jié)點上制造的開始日期。Intel的第二代“埃”節(jié)點原本預(yù)計在2025年；但現(xiàn)在該公司將其提高了半年，到 2024 年下半年。

因此，英特爾的路線圖現(xiàn)在看起來像這樣：

圖4

由于該公司計劃在今年晚些時候推出其首個 EUV 工藝 Intel 4 做，從 2023 年下半年開始，英特爾的路線圖開始顯得非常緊湊。當(dāng)年下半年，Intel 3 將投入生產(chǎn)，這是英特爾的增強的 EUV 工藝。與此同時，Intel 20A 可能會在 6 個月后投入生產(chǎn)。20A 是英特爾的第一個“埃”節(jié)點，其中包含了他們的全柵極型“RibbonFET”FinFets 以及 PowerVias。

但是，如果一切按計劃進(jìn)行，由于 18A 的提前，20A 似乎將是一個相對短暫的節(jié)點。英特爾的第二代埃節(jié)點，將采用更新的ribbon設(shè)計和對英特爾 GAA 制造技術(shù)的其他改進(jìn)。由于 18A 仍然是英特爾制造路線圖中最遠(yuǎn)的節(jié)點，因此該公司對 18A 將帶來的所有新事物保持相對沉默，但它仍然是英特爾計劃重新確立芯片制造行業(yè)無可置疑的領(lǐng)導(dǎo)地位的關(guān)鍵。

據(jù)英特爾稱，18A 開發(fā)進(jìn)展順利，公司的研發(fā)業(yè)務(wù)現(xiàn)在處于或領(lǐng)先于所有開發(fā)里程碑，這使公司有信心在 2024 年底而不是 2025 年開始制造基于工藝節(jié)點的產(chǎn)品按照最初的計劃。

圖5

然而，引入 18A 的一個后果是，這意味著英特爾現(xiàn)在肯定會在沒有所有High NA 機器的情況下開始生產(chǎn) 18A。18A 仍然是High NA 機器首次亮相的工藝節(jié)點，但由于 TWINSCAN EXE 5200 預(yù)計要到 2025 年才能到位，這意味著英特爾現(xiàn)在必須使用其現(xiàn)有的 3000 系列機器來啟動 18A 生產(chǎn)。在這個最新公布之前，英特爾一直在把High NA 機器和 18A 綁在一起，所以無論這是否總是實際情況，現(xiàn)在顯然不是這樣。

反過來，這對 18A 生產(chǎn)意味著什么還有待觀察。由于英特爾可以將其普通（非 HA）機器用于 18A，因此High NA 機器的最大優(yōu)勢可能是吞吐量，由于 High NA 更高的精度，英特爾可以處理幾乎沒有（或沒有）多重圖案的晶圓。看起來，最有可能的結(jié)果是英特爾將能夠在 2024 年生產(chǎn) 18A，甚至可能量產(chǎn)，但在第一臺High NA 機器可用之前，他們將無法進(jìn)入英特爾規(guī)模的大批量生產(chǎn)。

而且，與往常一樣，應(yīng)該注意的是，英特爾的制造路線圖日期是新工藝節(jié)點投入生產(chǎn)的最早日期，而不是基于該技術(shù)的硬件上架的日期。因此，即使 18A 按照現(xiàn)在的計劃在 24 年下半年推出，也很可能在 2025 年的幾個月后才能將第一批產(chǎn)品交付客戶手中，尤其是如果英特爾在該窗口的后期推出。鑒于這些發(fā)布窗口的巨大規(guī)模和英特爾自己的歷史，所有這些都是一個可能的****注，因為英特爾很少在發(fā)布窗口的早期發(fā)布新產(chǎn)品/技術(shù)。

最后，英特爾的開發(fā)簡報還包括確認(rèn)英特爾正在采用純內(nèi)部“降低測試風(fēng)險”節(jié)點作為其 PowerVia 技術(shù)開發(fā)流程的一部分。測試節(jié)點的目的是通過允許英特爾獨立于 RibbonFET 開發(fā)和測試 PowerVias 來消除Intel 20A 工藝的全部風(fēng)險。在這種情況下，測試節(jié)點在前端使用英特爾成熟的 FinFET 技術(shù)，同時在后端使用 PowerVia 的測試版本。雖然他們尚未針對 RibbonFET 宣布此類節(jié)點，但即使不存在這樣的節(jié)點，不也必在 20A 上與 RibbonFET 一起調(diào)試第一代 PowerVia 仍然是流程的簡化，因為它允許英特爾半獨立地追求這兩個元素，并在此過程中互相學(xué)習(xí)。

圖6

與英特爾過去開發(fā)主要新制造節(jié)點的方式相比，這是一個重大變化，甚至他們也是第一個承認(rèn)這一點的人。英特爾的 10nm 問題在很大程度上是由于一次將太多的技術(shù)變化捆綁在一起，再加上特征尺寸的非常激進(jìn)的縮減造成的。將這些東西分成更小、更頻繁的制造節(jié)點更新是英特爾未來降低這種風(fēng)險的一種方式?，F(xiàn)在有了一個用于 PowerVia 開發(fā)的內(nèi)部測試節(jié)點，他們的目標(biāo)是進(jìn)一步降低風(fēng)險，以便能夠在 2024 年上半年同時推出 RibbonFET 和 PowerVia，作為英特爾 20A 的一部分。

晶圓廠放緩，英特爾迎來機會

在今年2月的投資會議上，英特爾CEO基辛格在接受臺灣經(jīng)濟日報采訪的時候表示，自己的2納米芯片將在2024年實現(xiàn)量產(chǎn)，這將早于臺積電。雖然英特爾信心滿滿，但英特爾真能實現(xiàn)超越嗎？針對這個論題，semiwiki作者Scotten Jones也發(fā)表了他的觀點。

Scotten Jones首先說道，在去年的一個會議上，他曾強調(diào)，臺積電是當(dāng)之無愧的領(lǐng)導(dǎo)者。在那次會議之后，經(jīng)常有人問他——英特爾什么時候會趕上臺積電。當(dāng)時作者的回答是——除非臺積電自毀長城，否則永遠(yuǎn)不會。

但Scotten Jones表示，在一年后，代工廠開始有點步履蹣跚，但英特爾正在加速，現(xiàn)在的英特爾是否能趕上呢？在提出了新的設(shè)想后，Scotten Jones回顧了一些英特爾的歷史，討論了他們在 2000 年代的領(lǐng)導(dǎo)地位，然后說到 2010 年代他們是怎么開始落后的。

據(jù)介紹，在2014 年至 2019年間，三星和臺積電各推出 4 個節(jié)點，但英特爾推出 2 個，這主要是因為英特爾節(jié)點的單個密度跳躍更大，但當(dāng)你將 4 個代工廠跳躍鏈接在一起時，它們的密度增加超過英特爾并處于領(lǐng)先地位。圖 7總結(jié)了這一點。

圖7

圖 7僅說明了英特爾的“節(jié)點”，它們并沒有停滯不前，對于 14nm，他們發(fā)布了 5 個版本，所有版本都具有相同的密度，但性能逐漸提高；對于 10nm，他們發(fā)布了 4 個版本，再次以相同的密度但有所提高性能（注意最后一個版本現(xiàn)在已重命名為 7nm）。

到 2020 年，三星和臺積電都在生產(chǎn) 5nm，與英特爾同期的10nm 相比，它們的工藝更密集。臺積電從 7nm 躍升到 5nm，然后是三星，并且憑借最密集的工藝、最小的 SRAM 單元尺寸和業(yè)界首個硅鍺 FinFET 成為明顯的領(lǐng)導(dǎo)者。圖 8總結(jié)了這一點。

圖8

但到了 2021 年，晶圓廠的發(fā)展速度放緩，局面似乎開始轉(zhuǎn)變。

Scotten Jones在文章中指出，三星 3nm 在這年遇到了良率問題，但他堅信，到 2022 年，三星的 3GAE（早期）工藝將幾乎專門用于內(nèi)部產(chǎn)品，2023 年將向外部客戶發(fā)布 3GAP（性能）。三星選擇了 3nm 水平納米片（HNS）（三星稱為 Multibridge 的一種GAA工藝）。我相信 HNS 生產(chǎn)問題仍在解決中，三星對率先使用 HNS 的興趣導(dǎo)致了延誤和低良率。

臺積電確實冒著在 2021 年開始使用基于 FinFET 的 3nm 工藝的風(fēng)險，但現(xiàn)在生產(chǎn)推遲到 2022 年末，并在 2023 年推出行業(yè)產(chǎn)品。2019 年，臺積電有風(fēng)險試產(chǎn) 5nm ，到 2020 年末，搭載臺積電 5nm 工藝芯片iPhone亮相，用 3nm芯片的iPhone我們要到 2023 年才能看到。臺積電還將這一工藝的密度從最初的 1.7 倍目標(biāo)降低到約 1.6 倍，同時降低了性能目標(biāo)。

在三星和臺積電經(jīng)歷延遲的同時，英特爾宣布了“Intel Accelerated”，這是一個在 4 年內(nèi)實現(xiàn) 4 個節(jié)點的激進(jìn)路線圖。考慮到 14nm 用了 3 年而 10nm 用了 5 年，這確實加速了。坦率地說，當(dāng)它宣布時我對此持懷疑態(tài)度，但在最近的投資者活動中，英特爾宣布，將最先進(jìn)的Intel 18A容易從預(yù)期的 2025 年提前到 2024 年，這讓我尤為驚訝。

2025年，會是一個轉(zhuǎn)折點嗎？

按照英特爾最新的路線圖，他們的工藝會按照以下時間推出：

2022年，英特爾將推出 4nm 工藝，這是英特爾首次使用 EUV設(shè)備，新工藝的性能將比 7nm 提升 20%。英特爾之前曾談到這一代的密度提高了 2 倍，但現(xiàn)在只是說“顯著的密度提高”，我們估計為 1.8 倍。

三星 3nm 可能僅用于內(nèi)部使用，密度提高 1.35 倍，在相同功率下性能提高 35%，在相同性能下功率降低 50%。其密度改進(jìn)不是很令人印象深刻，但性能和功率改進(jìn)可能是由于采用了HNS技術(shù)。TSMC 3nm 基于 FinFET，將提供約 1.6 倍的密度改進(jìn)，在相同功率下性能提高 10%，在相同性能下功率降低 25%。

2023年，英特爾將推出3nm 工藝，性能提升 18%，庫更密集，EUV 使用更多。我們估計密度提高了 1.09 倍，使其更像是一個半節(jié)點。三星 3GAP 應(yīng)該可供外部客戶使用，臺積電 3nm 部件應(yīng)該出現(xiàn)在 iPhone 中。

2024 年上半年英特爾的Intel 20A（20 埃 = 2nm）工藝將亮相，新節(jié)點將帶來 15% 的性能提升。這將是英特爾的第一個 HNS（他們稱之為 RibbonFET），他們還將引入背面供電（他們稱之為 PowerVia）。背面供電解決了 IR 功率下降問題，同時使前端互連更容易。我們估計，這個工藝的密度較之上一代提高了 1.6 倍。

2024 年下半年，Intel 18A 工藝將提前到來，并帶來 10% 的性能提升。我們估計密度提高了 1.06 倍，使這又是一個半節(jié)點。這個過程已經(jīng)從 2025 年開始，英特爾表示他們已經(jīng)向客戶交付了測試設(shè)備。

2025年下半年，三星 2nm 將亮相，我們預(yù)計它將是 HNS，因為它將是三星的第三代 HNS（將 3GAE 算作第一代，GAP算作第二代），而他們的前幾代密度提升相對較少，將有我們預(yù)測 1.9 倍。

臺積電尚未宣布他們的 2nm 工藝，只是說他們希望在 2025 年擁有最好的工藝。我們可能會在 2024 年看到他們2nm，但目前我們將其放在 2025 年，我們預(yù)計同樣使用HNS 工藝，并且估計密度為 1.33 倍改進(jìn)。我們相信密度的提升將是適度的，因為它是臺積電的第一個 HNS，而且因為 3nm 工藝非常密集，進(jìn)一步的改進(jìn)將更加困難。

圖 9說明了英特爾如何通過做 4 個節(jié)點而代工廠做 2 個節(jié)點來在代工廠上“翻轉(zhuǎn)腳本”。

圖9

我們現(xiàn)在可以看看英特爾、三星和臺積電到 2025 年的密度比較。我們還根據(jù)他們的 2nm 公告添加了 IBM 的 2nm 研究設(shè)備。圖10顯示了密度與年份和節(jié)點的關(guān)系。

圖10

從圖 10來看，我們預(yù)計臺積電將在 2025 年之前保持密度領(lǐng)先。

我們分析中最復(fù)雜的部分如圖 11 所示，我們在其中比較了性能。如果沒有在不同的制程上運行相同的設(shè)計，就很難將進(jìn)程相互比較以獲得性能，而且這種情況很少發(fā)生。我們生成此圖的方式如下：

Apple A9 在三星 14nm 和臺積電 16nm 上進(jìn)行生產(chǎn)，Tom’s hardware 發(fā)現(xiàn)兩個版本的性能相同，我們已將此節(jié)點的性能標(biāo)準(zhǔn)化為三星和臺積電的 1。

從 14/16nm 節(jié)點到 3nm，我們使用了公司宣布的性能改進(jìn)來繪制相對性能。對于 2nm，我們使用了我們自己的預(yù)測。

我們沒有任何在英特爾工藝以及三星或臺積電上運行的設(shè)計。但是，AMD 和 Intel 都生產(chǎn) X86 微處理器，而 AMD 采用 TSMC 7nm 工藝的微處理器已經(jīng)與具有相似性能的 Intel 10nm Superfin 處理器競爭，我們將 Intel 10SF 設(shè)置為與 TSMC 7nm 相同的性能。這并不理想，假設(shè)兩家公司在設(shè)計方面都做得同樣出色，但卻是最好的比較。然后，我們根據(jù)英特爾的公告從 10SF 擴展了所有其他英特爾節(jié)點。

再一次，我們根據(jù) IBM 的 2nm 公告將 IBM 的 2nm 放在了這張圖表上。