華為硬件技術工程師面試機考試題及答案

華為硬件技術工程師面試機考試題及答案

一、是非題 [8x4]

1、（ ）DRAM 上電時存儲單元的內容是全0，而 Flash 上電時存儲單元的內容是全1。

2、（ ）眼圖可以用來分析高速信號的碼間干擾、抖動、噪聲和衰減。

3、（ ）以太網(wǎng)交換機將沖突域限制在每個端口，提高了網(wǎng)絡性能。

4、（ ）放大電路的輸出信號產(chǎn)生非線性失真是由于電路中晶體管的非線性引起的。

5、（ ）1 的 8 位二進制補碼是 0000_0001,-1的 8 位二進制補碼是 1111_1111 。

6、（ ）洗衣機，電冰箱等家用電器都使用三孔插座， 是因為如果不接地， 家用電器是不能工作的。

7、（ ）十進制數(shù)據(jù) 0x5a 與 0xa5 的同或運算結果為： 0x00。

8、（ ）硅二極管的正向導通壓降比鍺二極管的大。

.

二、單選題 [17x4]

1、一空氣平行板電容器， 兩級間距為 d，充電后板間電壓為 u。然后將電源斷開，在平板間平行插入一厚度為 d/3 的金屬板。 此時電容器原板間電壓變?yōu)?/span>

A.U/3 B.2U/3 C.3U/4 D.不變

2、8086CPU 內部包括哪些單元

A.ALU,EU B.ALU,BIU C.EU,BIU D.ALU,EU,BIU

3、為了避免 50Hz 的電網(wǎng)電壓干擾放大器，應該用那種濾波器：

A.帶阻濾波器 B.帶通濾波器 C.低通濾波器 D.高通濾波器

4、關于 SRAM 和 DRAM，下面說話正確的是：

A.SRAM 需要定時刷新，否則數(shù)據(jù)會丟失；

B.DRAM 使用內部電容來保存信息；

C.SRAM的集成度高于 DRAM；

D.只要不掉電， DRAM 內的數(shù)據(jù)不會丟失；

5、在 RS232串口中， 采用哪一種校驗方式：

A.CRC校驗 B.海明碼校驗 C.多種校驗方式的組合 D.奇偶校驗

6、對于 D 觸發(fā)器來說， 為了保證可靠的采樣， 數(shù)據(jù)必須在時鐘信號的上升沿到來之前繼續(xù)穩(wěn)定一段時間，這個時間稱為

A.保持時間 B.恢復時間 C.穩(wěn)定時間 D.建立時間

7、本征半導體中加入（）元素可形成N 型半導體

A.五價 B.四價 C.三價 D.二價

8、模擬信號數(shù)字化的過程是

A.采樣 ->量化 ->編碼 B.采樣 ->編碼 ->量化

C.編碼 ->采樣 ->量化 D.量化 ->編碼 ->采樣

9、在 Buck 電路中，不能起到減小紋波作用的措施是

A.采用多項并聯(lián)的模式；

B.開關管內置，提高電源的開關頻率；

C.輸出濾波電容由陶瓷電容改為容量電解電容；

D.增大輸出濾波電感量。

10、圖示電路中 a、 b 端的等效電阻 Rab在開關 K 打開與閉合時分別為：

A.10 Ω， 8Ω B.8 Ω， 10Ω C.10 Ω， 10Ω D.10 Ω， 16Ω

11、關于 PCI總線的描述，錯誤的是

A.PCI 總線是一個 16 位寬的總線；

B.PCI的地址線與數(shù)據(jù)線是復用的；

C.PCI 是一種獨立于處理器的總線標準，可以支持多種處理器；

D.PCI支持即插即用功能總線寬度為 32/64 位。

12、中繼器、以太網(wǎng)交換機、路由器分別工作在 OSI模型的哪位層次上：

A.物理層、鏈路層、網(wǎng)絡層 B.物理層、網(wǎng)絡層、鏈路層

C.物理層、鏈路層、傳輸層 D.鏈路層、鏈路層、網(wǎng)絡層

13、某電路，對100KHz 以下低頻信號干擾敏感，為減少干擾，應采用（）濾波器。

A.高通 B.低通 C.帶阻 D.帶通

14、捕捉毛刺用最佳觸發(fā)方式（）進行觸發(fā)

A.Width B.Edge C.Glitch D.State

15、以下哪種信號異常能用邏輯分析儀測試：

A.信號占空比超標 B.信號上升緩慢

C.6 個信號的異常組合 D.信號抖動過大

16、8421 碼 10010111 表示的十進制數(shù)是：

A.98 B.151 C.97 D.227

17、晶體管能夠放大的外部條件是：

A.****結反偏，集電結正偏 B.****結正偏，集電結正偏

C.****結反偏，集電結反偏 D.****結正偏，集電結反偏

答案與解析

一、是非題 [8x4]

1、（N）【解析】FLASH可保存

2、（N）

3、（Y）

4、（N）

5、（Y）

6、（N）

7、（Y）

8、（Y）

.

二、單選題 [17x4]

1、B.2U/3

【解析】

電容的大小不是由Q（帶電量）或 U（電壓）決定的，即：C=εS/4πkd。（ε是一個常數(shù)， S 為電容極板的正對面積， d 為電容極板的距離， k 則是靜電力常量。）而常見的平行板電容器電容為 C=εS/d. （ε為極板間介質的介電常數(shù)，S為極板面積， d 為極板間的距離。）電容器的電勢能計算公式：E=CU^2/2=QU/2。

2、C.EU,BIU

【解析】

80x86 從功能上分執(zhí)行單元EU(Execution Unit) 和總線接口單元 BIU(Bus InteRFace Unit) ，執(zhí)行單元由 8 個 16 位通用寄存器， 1 個 16 位標志寄存器， 1 個 16 位暫存寄存器， 1 個 16 位算術邏輯單元 ALU及 EU控制電路組成?？偩€接口單元由 4 個 16 位段寄存器（ CS,DS,SS,ES） ，1 個 16 位的指令指針寄存器， 1 個與 EU通信的內部暫存器， 1 個指令隊列， 1 個計算 20 位物理地址的加法器∑及總線控制電路構成。

3、A.帶阻濾波器

4、B.DRAM 使用內部電容來保存信息

【解析】

SRAM和 DRAM都是隨機存儲器，機器掉電后，兩者的信息都將丟失。它們的最大區(qū)別就是：DRAM是用電容有無電荷來表示信息 0 和 1，為防止電容漏電而導致讀取信息出錯，需要周期性地給電容充電，即刷新；而 SRAM是利用觸發(fā)器的兩個穩(wěn)態(tài)來表示信息 0 和 1， 所以不需要刷新。 另外， SRAM的存取速度比 DRAM更高，常用作高速緩沖存儲器Cache。

5、D.奇偶校驗

6、D.建立時間

【解析】

setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求 . 建立時間是指觸發(fā)器的時鐘信號上升沿到來以前數(shù)據(jù)穩(wěn)定不變的時間輸入信號應提前時鐘上升沿 ( 如上升沿有效 )T 時間到達芯片 這 個 T 就 是 建 立 時 間 -Setup time. 如不 滿 足setup time, 這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器只有在下一個時鐘上升沿數(shù)據(jù)才能被打入觸發(fā)器保持時間是指觸發(fā)器的時鐘信號上升沿到來以后數(shù)據(jù)穩(wěn)定不變的時間如果 hold time 不夠數(shù)據(jù)同樣不能被打入觸發(fā)器建立時間 (Setup Time) 和保持時間 (Hold time).建立時間是指在時鐘邊沿前數(shù)據(jù)信號需要保持不變的時間保持時間是指時鐘跳變邊沿后數(shù)據(jù)。

7、本征半導體中加入（）元素可形成N 型半導體

A.五價

8、A.采樣 ->量化 ->編碼

9、C.輸出濾波電容由陶瓷電容改為容量電解電容

10、C.10 Ω， 10Ω

11、A.PCI 總線是一個 16 位寬的總線

12、C.物理層、鏈路層、傳輸層

【解析】

物理層 : 將數(shù)據(jù)轉換為可通過物理介質傳送的電子信號 相當于郵局中的搬運工人

鏈路層 : 決定訪問網(wǎng)絡介質的方式在此層將數(shù)據(jù)分幀，并處理流控制。本層 指定拓撲結構并提供硬件尋 址。相當于郵局中的裝拆箱工人

網(wǎng)絡層 : 使用權數(shù)據(jù)路由經(jīng)過大型網(wǎng)絡 相當于郵局中的排序工人傳輸層 : 提供終端到終端的可靠連接 相當于公司中跑郵局的送信職員

會話層 : 允許用戶使用簡單易記的名稱建立連接相當于公司中收寄信、寫信封與拆信封的秘書

表示層 : 協(xié)商數(shù)據(jù)交換格式 相當公司中簡報老板、替老板寫信的助理

應用層 : 用戶的應用程序和網(wǎng)絡之間的接口老板

13、A.高通

14、C.Glitch

15、A.信號占空比超標

16、C.97

17、D.****結正偏，集電結反偏