設(shè)計(jì)一顆2nm芯片，至少要7.25億美元！

發(fā)布人：旺材芯片時(shí)間：2022-12-14 來源：工程師

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

來源：半導(dǎo)體行業(yè)觀察（ID：icbank）

近日，Marvell高管在一場分析會(huì)上表示，隨著制程工藝的演進(jìn)，芯片的研發(fā)成本正在飆升。

如下圖所示，在28nm的時(shí)候，設(shè)計(jì)一顆芯片的成本僅為4280萬美元。在接下來的的22和16nm，芯片設(shè)計(jì)成本有穩(wěn)步上升，但幅度還是可控。到了10nm一下，芯片成本則同步飆升。

芯片工藝越來越先進(jìn)了，今年三星量產(chǎn)了3nm工藝，臺(tái)積電的3nm也是箭在弦上了，明年就會(huì)是3nm的高光時(shí)代，2024到2025年則是2nm工藝量產(chǎn)。

先進(jìn)工藝生產(chǎn)出來的芯片性能更強(qiáng)大，能效也更好，但這也不是沒有代價(jià)的，最大的麻煩就是燒錢，不僅是3nm、2nm工廠建設(shè)需要200億美元以上的資金，哪怕是AMD、NVIDIA、蘋果、高通這樣的芯片設(shè)計(jì)公司，開發(fā)一款芯片的成本也會(huì)越來越高。

在前不久的IEDM會(huì)議上，Marvell公司公布了一些數(shù)據(jù)，援引IBS機(jī)構(gòu)分析了各個(gè)工藝下芯片開發(fā)成本，其中28nm工藝只要4280萬美元，22nm工藝需要6300萬美元，16nm工藝需要8960萬美元。

后面的先進(jìn)工藝開發(fā)成本就直線上漲，7nm需要2.486億美元，5nm需要4.487億美元，3nm需要5.811億美元，而2nm工藝需要的開發(fā)資金是7.248億美元，人民幣約合50億。

換句話說，如果某家公司想要自己搞一款先進(jìn)工藝芯片，比如2nm處理器，不說設(shè)計(jì)周期要幾年時(shí)間，光是投入的資金就得50億元。

還不算生產(chǎn)的費(fèi)用，2nm代工價(jià)格現(xiàn)在還沒有，但是3nm工藝就要2萬美元以上了，漲價(jià)25%。

照這樣發(fā)展下去，未來2nm的CPU及顯卡就算能做出來，成本也會(huì)一路上漲，在這個(gè)方向上已經(jīng)沒有退路了。

在筆者看來，按照這個(gè)增長幅度，芯片設(shè)計(jì)成本突破10億美元指日可待。

從Marvell分享的這個(gè)圖我們可以看到，在芯片設(shè)計(jì)成本中，軟件占了大頭，緊隨其后的是Verification、Validation、physicical、IP qualification、prototype和architecture。按照上頭的展示，本來在28nm的時(shí)候，軟件就是芯片設(shè)計(jì)的最巨大的成本，但這種情況在22nm和16nm的時(shí)候被扭轉(zhuǎn)了。但進(jìn)入到了10nm以后，這種情況重新出現(xiàn)。由此可以看到先進(jìn)工藝給芯片設(shè)計(jì)產(chǎn)業(yè)帶來的挑戰(zhàn)。

先進(jìn)制程芯片成本為啥這么貴？

根據(jù)芯片的制造流程，可以分為主產(chǎn)業(yè)鏈和支撐產(chǎn)業(yè)鏈：主產(chǎn)業(yè)鏈包括芯片設(shè)計(jì)、制造和封測；支撐產(chǎn)業(yè)鏈包括IP、EDA、裝備和材料等。其中，高昂的成本主要由人力與研發(fā)費(fèi)用、流片費(fèi)用、IP和EDA工具授權(quán)費(fèi)等幾部分組成。同時(shí)芯片制造環(huán)節(jié)涉及到的晶圓廠投資、晶圓制造以及相關(guān)設(shè)備成本也將會(huì)分?jǐn)偟叫酒w成本之中。工藝制程越先進(jìn)，成本更是隨之提高。

晶圓代工成本

根據(jù)CEST的模型，在5nm節(jié)點(diǎn)上構(gòu)建的單個(gè)300mm晶圓的成本約為16988美元，在7nm節(jié)點(diǎn)上構(gòu)建的類似晶圓成本為9346美元?？梢钥吹?，相同尺寸晶圓，5nm工藝節(jié)點(diǎn)相比7nm每片晶圓代工售價(jià)高7000多美元。

按節(jié)點(diǎn)計(jì)算2020年每個(gè)芯片的代工銷售價(jià)格（圖源：CSET）
從中可以推斷出，在3nm節(jié)點(diǎn)上構(gòu)建的晶圓成本或?qū)⑦_(dá)到3萬美元左右，晶圓代工成本將進(jìn)一步提高。
另一組數(shù)據(jù)也對此進(jìn)行了印證，成本價(jià)格在很大程度上取決于芯片制程和晶圓尺寸的不同。IC Insights提供的數(shù)據(jù)顯示，每片0.5μ 200mm晶圓代工收入（370美元）與≤20nm 300mm晶圓的代工收入（6050美元）之間相差超過16倍。即使同樣是在300mm晶圓尺寸下，≤20nm 相比28nm工藝，成本相差也達(dá)到一倍。

2018年主要技術(shù)節(jié)點(diǎn)和晶圓尺寸的每片晶圓代工收入（圖源：IC Insights）
可見，隨著工藝節(jié)點(diǎn)的提升，晶圓代工成本隨之大幅度提升。

掩膜（Mask）成本

據(jù)IBS數(shù)據(jù)顯示，在16/14nm制程中，所用掩膜成本在500萬美元左右，到7nm制程時(shí)，掩膜成本迅速升至1500萬美元。

7nm制程中，掩膜成本大概為1500萬美元（圖源：IBS）
又從臺(tái)積電（IEDM 2019）了解到，從10nm到5nm，隨著EUV光刻技術(shù)的應(yīng)用，掩膜使用數(shù)量有所減少，5nm與10nm制程中掩膜使用數(shù)量相差不多。

不同制程中的Mask數(shù)量（圖源：臺(tái)積電）
但是，在掩膜數(shù)量基本持平的情況下，更先進(jìn)的制程工藝使得掩膜總成本提升，能側(cè)面反映出掩膜平均成本在不斷升高。
再反映到芯片成本上，每片CPU的掩膜成本等于掩膜總成本/總產(chǎn)量。如果總體產(chǎn)量小，芯片的成本會(huì)因?yàn)檠谀こ杀径^高；如果產(chǎn)量足夠大，比如每年出貨以億計(jì)，掩膜成本被巨大的產(chǎn)量分?jǐn)?，可以使每塊CPU的掩膜成本大幅降低，使擁有“更貴的制程工藝+更大的產(chǎn)量”屬性的CPU，比“便宜的制程工藝+較小的產(chǎn)量”的CPU成本更低。
可以預(yù)見，到3nm時(shí)，掩膜成本預(yù)計(jì)將會(huì)再度攀升，進(jìn)一步增加芯片成本。

EUV光刻機(jī)

隨著工藝制程的發(fā)展，到7nm及更先進(jìn)的技術(shù)節(jié)點(diǎn)時(shí)，需要波長更短的極紫外（EUV）光刻技術(shù)來實(shí)現(xiàn)更小的制程。荷蘭ASML是全球唯一有能力制造EUV光刻機(jī)的廠商。
但EUV光刻機(jī)的價(jià)格一直以來十分昂貴，2018年，中芯國際和ASML簽訂了訂購協(xié)議，以1.2億美元的價(jià)格訂購了一臺(tái)EUV光刻機(jī)。這一價(jià)格與PHOTRONICS披露的EUV光刻機(jī)價(jià)格基本吻合。

設(shè)備成本（圖源：PHOTRONICS）
從ASML最新公布的2021年第二季度財(cái)報(bào)來看，截止2021年7月4日，ASML今年出貨EUV光刻機(jī)16臺(tái)，銷售額達(dá)到24.561億歐元，平均每臺(tái)EUV光刻機(jī)價(jià)格高達(dá)1.535億歐元。

ASML 2021年Q2財(cái)報(bào)（圖源：ASML）
再結(jié)合ASML歷年（2018/2019/2020三年）財(cái)報(bào)數(shù)據(jù)，能夠看到ASML的EUV光刻機(jī)單從1.045億歐元到1.44億歐元，價(jià)格逐年攀升。

ASML 近三年財(cái)報(bào)（圖源：ASML）
一臺(tái)EUV光刻機(jī)售價(jià)超過1億美元，而且還相當(dāng)不好買。ASML每推出一代EUV光刻機(jī)，新設(shè)備的生產(chǎn)能力在穩(wěn)步提升，但價(jià)格自然更高。據(jù)披露，ASML第二代EUV光刻機(jī)將會(huì)是NXE:5000系列，進(jìn)一步提高光刻精度，原計(jì)劃2023年問世，現(xiàn)推遲到2025-2026年，而價(jià)格預(yù)計(jì)將突破3億美元。
當(dāng)然，除了價(jià)格最貴的EUV光刻機(jī)之外，沉積、刻蝕、清洗、封裝等環(huán)節(jié)所采用的設(shè)備和材料也價(jià)格不菲，且成本都在隨著工藝制程向前發(fā)展不斷提高。

研發(fā)&人力成本

先進(jìn)制程不僅需要巨額的建設(shè)成本，高昂的研發(fā)和人力費(fèi)用也提高了設(shè)計(jì)企業(yè)的門檻。
人力成本是研發(fā)成本的重要部分，項(xiàng)目開發(fā)效率和質(zhì)量與工程師數(shù)量和水平相關(guān)，國內(nèi)資深芯片設(shè)計(jì)工程師年薪一般在50-100萬元之間。
另一方面，晶體管架構(gòu)轉(zhuǎn)向GAA，也在增加芯片成本。
當(dāng)前隨著深寬比不斷拉高，F(xiàn)inFET逼近物理極限，為了制造出密度更高的芯片，環(huán)繞式柵極晶體管（GAAFET）成為新的技術(shù)選擇。因此，晶體管結(jié)構(gòu)從FinFET走向GAA，成為摩爾定律續(xù)命的關(guān)鍵。

EDA成本

根據(jù)ESD Alliance數(shù)據(jù)顯示，2020年EDA全球市場規(guī)模114.67億美元，相對于幾千億美元的芯片市場來說占比較小，但EDA對芯片設(shè)計(jì)的效率和成本都起著至關(guān)重要的作用。

Synopsys 2021年Q2財(cái)報(bào)（圖源：Synopsys）
根據(jù)Synopsys 最新財(cái)報(bào)來數(shù)據(jù)，2021年第二季度營收10.243億美元，半導(dǎo)體和系統(tǒng)設(shè)計(jì)，包括EDA工具、IP產(chǎn)品、系統(tǒng)集成解決方案和相關(guān)服務(wù)；軟件完整性，包括用于軟件開發(fā)的安全和質(zhì)量解決方案等。EDA營收達(dá)到5.876億美元，占比在57%左右。

Synopsys財(cái)報(bào)數(shù)據(jù)（圖源：Synopsys）
據(jù)網(wǎng)上數(shù)據(jù)，20人的研發(fā)團(tuán)隊(duì)設(shè)計(jì)一款芯片所需要的EDA工具采購費(fèi)用在100萬美元／年（包括EDA和LPDDR等IP購買成本）。從EDA的行業(yè)屬性及高昂的研發(fā)投入能夠預(yù)測，待到3nm制程時(shí)，EDA工具授權(quán)費(fèi)自然更是不菲。

IP授權(quán)成本

半導(dǎo)體IP是指在集成電路設(shè)計(jì)中那些已驗(yàn)證、可復(fù)用、具有某種確定功能和自主知識(shí)產(chǎn)權(quán)功能的設(shè)計(jì)模塊，芯片公司可以通過購買IP實(shí)現(xiàn)某個(gè)特定功能（例如ARM的Cortex系列CPU、Mali系列GPU IP授權(quán)等，其他小的模塊也要購買，如音視頻編****、DSP、NPU...等），這種類似“搭積木”的開發(fā)模式可大大縮短芯片的開發(fā)周期，在降低芯片設(shè)計(jì)難度的同時(shí)提高性能和可靠性。