D類(lèi)功放“爆破音”機(jī)理與抑制措施淺析

 D類(lèi)功率放大器以高輸出功率，高效率，小體積等優(yōu)點(diǎn)，在車(chē)載音響領(lǐng)域異軍突起。在數(shù)字D類(lèi)功放剛上電或功放播放狀態(tài)切換時(shí)，人耳偶爾會(huì)聽(tīng)到“嘣”的聲音，我們把這個(gè)爆破的聲音稱(chēng)為pop noise。數(shù)字功放pop noise 出現(xiàn)的原因有很多，本文主要分析pop noise出現(xiàn)原因，并提供相應(yīng)解決方法。

    Pop noise成因有以下5點(diǎn)：

    下面關(guān)于5點(diǎn)原因都做一個(gè)簡(jiǎn)單介紹。

1、電容充放電

    上圖所示為單端輸入功放，A1是比較放大器，用于設(shè)置增益，增強(qiáng)輸入信號(hào)的負(fù)載能力。A2輸出同A1輸出完全反向。Modulator用于信號(hào)調(diào)制，將輸入的模擬信號(hào)與三角波比較，生成PWM波驅(qū)動(dòng)外圍MOS。比較放大器A1的一端直連參考電壓Vref，另一端通過(guò)RIN、CIN連接輸入音頻信號(hào)。

    在系統(tǒng)上電時(shí)，Vref立刻上升到參考電壓值，而A1的另一端則需要通過(guò)給RIN、CIN充電，在經(jīng)一段時(shí)間后才能上升到參考電壓值。A1兩端的電壓差經(jīng)放大后，輸出產(chǎn)生pop noise。該場(chǎng)景下可通過(guò)降低輸入電容值，如換成1uf或0.47uf來(lái)實(shí)現(xiàn)降低 pop noise。

    對(duì)于差分功放而言，如果P端和N端的輸出外圍硬件電路不匹配或者輸入外圍硬件電路不匹配，功放兩端輸入信號(hào)建立時(shí)間會(huì)不一樣，該差分信號(hào)差也會(huì)輸入功放并形成pop音。如下圖所示，若A1兩端電壓上升速度一致，pop noise為0。5ns的信號(hào)建立時(shí)間差即可產(chǎn)生人耳可聽(tīng)到的pop音。

不同充電速度下的POP Noise 

    2、PWM啟動(dòng)和暫停

    在系統(tǒng)掉電或上電，功放播放狀態(tài)切換，或輸入音源切換時(shí)，PWM會(huì)產(chǎn)生啟停，進(jìn)而產(chǎn)生瞬態(tài)的POP音。如下圖所示，在連續(xù)PWM動(dòng)作時(shí)，開(kāi)關(guān)頻率及其附近的鏡像頻率都可以順利的被LC濾波器濾除。而在PWM啟停時(shí)，開(kāi)關(guān)頻率及其奇次諧波會(huì)延伸到人耳可聽(tīng)的20-2kHz范圍內(nèi)。該開(kāi)關(guān)頻率低于LC濾波器的截止頻率，不能被濾除進(jìn)而產(chǎn)生pop音。

    連續(xù)PWM及PWM啟動(dòng)的時(shí)頻域圖：

    對(duì)于BTL結(jié)構(gòu)的功放在進(jìn)行AD調(diào)制時(shí)，PWM開(kāi)啟第一個(gè)Duty cycle，如果A-side拉低，Bootstrap 電容可以順利充電，但B-side在此時(shí)拉高，這使得Bootstrap電容充電失敗。Bootstrap電容提供N MOSFET的充電電壓，如Bootstrap電容充電失敗，則B-side 第一個(gè)PWM不能正常輸出。A-side和B-side的不平衡輸出會(huì)產(chǎn)生明顯的POP音。TI針對(duì)該類(lèi)pop noise進(jìn)行了優(yōu)化，在AD和BD調(diào)制中，都使得第一個(gè)PWM為低，進(jìn)而消除Clock fault。

    AD調(diào)制PWM開(kāi)啟示意圖

    3、上下電順序錯(cuò)誤

    音頻系統(tǒng)有嚴(yán)格的上下電順序。通常功放的供電電壓會(huì)比SOC的供電電壓高，也比SOC電壓建立時(shí)間早。為避免pop noise在SOC上電及功放上電時(shí)發(fā)生，要保持功放為Hi-zi/standby狀態(tài)，且待功放充分充電后(20ms)，再開(kāi)啟PWM波，輸入音源。同理在功放斷電時(shí)，為避免掉電速度不一致，我們需要Mute 并將Standby引腳拉低15ms后再進(jìn)行掉電。TI 的PurePath Digital 具有優(yōu)化后的啟動(dòng)序列，這使得可聽(tīng)音頻帶的pop音盡可能小。

    4、PVDD電壓/Gain值急速抬升

    PVDD電壓急劇上升或Gain值急速抬升均會(huì)導(dǎo)致pop noise 出現(xiàn)。在進(jìn)行原理圖繪制時(shí)，需要將Cstart軟啟動(dòng)電容設(shè)置在合理的范圍內(nèi)，防止PVDD急速上升。此外，針對(duì)某些功放在開(kāi)機(jī)第一次POP noise出現(xiàn)后，還出現(xiàn)了第二次pop noise。這是因?yàn)楣Ψ旁谏想姾?，增益值?huì)以一定步長(zhǎng)爬升到設(shè)定增益，如果步長(zhǎng)設(shè)定值過(guò)大，會(huì)導(dǎo)致pop noise的出現(xiàn)。

    5、Hizi-play 狀態(tài)切換Clock Fault

    如果喇叭不僅僅在開(kāi)機(jī)或者狀態(tài)轉(zhuǎn)換時(shí)出現(xiàn)pop 音，而是當(dāng)功放從Hi-zi切換到play時(shí)，連續(xù)出現(xiàn)POP noise，此時(shí)應(yīng)當(dāng)檢查是否出現(xiàn)Clock Fault。以TI的芯片TAS6424L/M-Q1系列為例，硬件工程師可以斷開(kāi)SOC的IIC控制，并將IIC通過(guò)USB轉(zhuǎn)接板連接到PPC3進(jìn)行Clock Fault檢驗(yàn)。

    若此時(shí)出現(xiàn)Clock Fault 應(yīng)檢查輸入音頻信號(hào)I2S/TDM是否滿(mǎn)足數(shù)據(jù)手冊(cè)的要求（見(jiàn)數(shù)據(jù)手冊(cè)Electrical Characteristics 中Serial Audio Port）。此外，數(shù)據(jù)手冊(cè)中還有其他特殊情況的說(shuō)明，以TAS6424L/M-Q1系列為例，如果客戶(hù)將SCLK和MCLK連接到一起，F(xiàn)SYNC需要為2 MCLK以上。若SOC為高通8155系列，F(xiàn)YSNC輸出共有3個(gè)選項(xiàng)：第一是2MCLK ，第二是50% duty cycle ，第三為1 slot，我們可以選擇后兩項(xiàng)作為FSYNC輸入。