西門子與SPIL攜手為扇出型晶圓級封裝提供 3D驗證工作流程

西門子數(shù)碼化工業(yè)軟件近日與矽品精密工業(yè)股份有限公司（SPIL）合作，針對SPIL扇出系列的IC封裝技術(shù)，開發(fā)和實作新的工作流程，以進行IC封裝組裝規(guī)劃與3D LVS組裝驗證。此流程將被運用于SPIL的2.5D和扇出封裝系列。

為了滿足全球市場對于高效能、低功耗、小尺寸IC的上漲需求，IC設(shè)計中的封裝技術(shù)也變得日益復(fù)雜，2.5D和3D配置等技術(shù)因應(yīng)這種挑戰(zhàn)而出現(xiàn)。這些技術(shù)將一個或多個不同功能的IC與較高的I/O和電路密度相結(jié)合，因此必須能建立和檢視多個組裝和LVS、連線關(guān)系、幾何形狀與元件間距情境。為了幫助客戶輕松部署這些封裝技術(shù)，SPIL選用西門子的Xpedition Substrate Integrator軟件與Calibre 3DSTACK軟件，用于其先進扇出系列封裝技術(shù)的封裝規(guī)劃及3D LVS封裝組裝驗證。

矽品精密工業(yè)股份有限公司研發(fā)中心副總王愉博博士表示，矽品所面對的挑戰(zhàn)是要開發(fā)和部署一個經(jīng)過驗證且包括全面的3D LVS的工作流程，來進行先進封裝組裝規(guī)劃和驗證。西門子是該領(lǐng)域公認(rèn)的領(lǐng)導(dǎo)廠商，擁有穩(wěn)健的技術(shù)能力并獲得市場的認(rèn)可。矽品將在今后的生產(chǎn)中使用與西門子共同打造的流程來驗證我們的扇出系列技術(shù)。

SPIL的扇出封裝系列能夠提供更大的空間，方便在半導(dǎo)體區(qū)域頂部進行更多I/O布線，并經(jīng)由扇出制程擴大封裝的尺寸，而傳統(tǒng)的封裝技術(shù)無法做到這一點。

西門子數(shù)碼化工業(yè)軟件電路板系統(tǒng)資深副總裁AJ Incorvaia表示，西門子很高興與SPIL攜手合作，為其先進封裝技術(shù)定義和提供必要的工作流程和技術(shù)。隨著SPIL的客戶繼續(xù)開發(fā)復(fù)雜性更高的設(shè)計，SPIL與西門子也隨時準(zhǔn)備好為其提供所需的先進工作流程，將這些復(fù)雜設(shè)計快速推向市場。