博客專欄

EEPW首頁 > 博客 > Chiplet重大研究計劃發(fā)布!最高資助300萬元

Chiplet重大研究計劃發(fā)布!最高資助300萬元

發(fā)布人:芯東西 時間:2023-08-08 來源:工程師 發(fā)布文章

圖片

聚焦芯粒(Chiplet)和2.5D/3D工藝,項目成果需在該重大研究計劃框架內開源。作者 |  ZeR0
編輯 |  漠影
芯東西8月4日報道,7月31日,國家自然科學基金委員會發(fā)布集成芯片前沿技術科學基礎重大研究計劃2023年度項目指南。申請人及依托單位需按項目指南中所述的要求和注意事項進行申請。

圖片

根據(jù)項目指南,2023年度資助計劃優(yōu)先資助能夠解決集成芯片領域關鍵技術難題,并具有應用前景的研究項目,要求項目成果在該重大研究計劃框架內開源,擬資助培育項目10-20項,直接費用的平均資助強度約為80萬元/項,資助期限為3年;擬資助重點支持項目7-10項,直接費用的平均資助強度約為300萬元/項,資助期限為4年。集成芯片前沿技術科學基礎重大研究計劃2023年度項目指南》全文如下:“集成芯片前沿技術科學基礎”重大研究計劃面向國家高性能集成電路的重大戰(zhàn)略需求,聚焦集成芯片的重大基礎問題,通過對集成芯片的數(shù)學基礎、信息科學關鍵技術和工藝集成物理理論等領域的攻關,促進我國芯片研究水平的提高,為發(fā)展芯片性能提升的新路徑提供基礎理論和技術支撐。
01.科學目標


本重大研究計劃面向集成芯片前沿技術,聚焦在芯粒集成度(數(shù)量和種類)大幅提升帶來的全新問題,擬通過集成電路科學與工程、計算機科學、數(shù)學、物理、化學和材料等學科深度交叉與融合,探索集成芯片分解、組合和集成的新原理,并從中發(fā)展出一條基于自主集成電路工藝提升芯片性能1-2個數(shù)量級的新技術路徑,培養(yǎng)一支有國際影響力的研究隊伍,提升我國在芯片領域的自主創(chuàng)新能力。
02.核心科學問題


本重大研究計劃針對集成芯片在芯粒數(shù)量、種類大幅提升后的分解、組合和集成難題,圍繞以下三個核心科學問題展開研究:(一)芯粒的數(shù)學描述和組合優(yōu)化理論。探尋集成芯片和芯粒的抽象數(shù)學描述方法,構建復雜功能的集成芯片到芯粒的映射、仿真及優(yōu)化理論。(二)大規(guī)模芯粒并行架構和設計自動化。探索芯粒集成度大幅提升后的集成芯片設計方法學,研究多芯互連體系結構和電路、布局布線方法等,支撐百芯粒/萬核級規(guī)模集成芯片的設計。(三)芯粒尺度的多物理場耦合機制與界面理論。明晰三維結構下集成芯片中電-熱-力多物理場的相互耦合機制,構建芯粒尺度的多物理場、多界面耦合的快速、精確的仿真計算方法,支撐3D集成芯片的設計和制造。
03.2023年度資助的研究方向


(一)培育項目。基于上述科學問題,以總體科學目標為牽引,2023年度擬圍繞以下研究方向優(yōu)先資助探索性強、具有原創(chuàng)性思路、提出新技術路徑的申請項目:1. 芯粒分解組合與可復用設計方法。研究集成芯片和芯粒的形式化描述,分解-組合理論及建模方法,研究計算/存儲/互連/功率/傳感/射頻等芯粒的可復用設計方法。2. 多芯粒并行處理與互連架構。研究面向2.5D/3D集成的高算力、可擴展架構,計算/存儲/通信等芯粒間的互連網(wǎng)絡及容錯機制,多芯異構的編譯工具鏈等。3. 集成芯片多場仿真與EDA。研究面向芯粒尺度的電-熱-力耦合多物理場計算方法與快速仿真工具,面向集成芯片的綜合/布局/布線自動化設計工具,集成芯片的可測性設計等。4. 集成芯片電路設計技術。研究面向2.5D/3D集成的高速、高能效串行/并行、射頻、硅光接口電路,大功率集成芯片的電源管理電路與系統(tǒng)等。5. 集成芯片2.5D/3D工藝技術。研究大尺寸硅基板(Interposer)的制造技術,高密度、高可靠的2.5D/3D集成工藝、材料等,萬瓦級芯片的散熱方法,光電集成封裝工藝等。(二)重點支持項目。基于本重大研究計劃的核心科學問題,以總體科學目標為牽引,2023年擬優(yōu)先資助前期研究成果積累較好、交叉性強、對總體科學目標有較大貢獻的申請項目:1.高性能集成芯片容錯互連架構。研究大規(guī)模2.5D/3D集成芯片的容錯互連架構,探索多芯粒集成下可重構互連拓撲和容錯路由機制?;ミB架構支持百芯粒/萬核級規(guī)模下多種互連拓撲動態(tài)重構,容錯機制能容忍核故障、芯粒故障、芯粒間互連故障等類型。實現(xiàn)互連架構模擬器并開源。2. 芯粒形式化描述與仿真器。研究不同功能芯粒的分解組合的形式化描述和語言,并構建基于上述描述的萬核級集成芯片仿真器,可準確模擬計算、存儲、IO、通信、有源硅基板(Interposer)等不少于20種芯粒行為,支持10種以上端/邊/云應用場景的性能評估。實現(xiàn)形式化描述語言仿真器并開源。3. 支持芯粒間緩存一致性的訪存機制。研究同構/異構多芯粒系統(tǒng)的緩存一致性機制,探索集成芯片的多級緩存架構、可擴展的存儲管理機制以及基于片上網(wǎng)絡的訪存優(yōu)化策略。構建芯粒間的緩存一致性訪存行為級模型,支持256核以上規(guī)模的CC-NUMA架構,典型延遲低于100ns,并開源功能驗證模擬器。4. 面向萬瓦級集成芯片的供電架構與電路。研究高功率密度集成供電架構和電路,探索面向萬瓦級集成芯片的多級、低損耗供電架構?;谙冗M封裝技術,實現(xiàn)整體峰值效率大于85%,末級DC-DC芯片電流密度大于1.5A/mm2的高效率、大功率供電電路。5. 硅基光互連接口電路。研究硅基光互連接口,探索高帶寬硅光器件、CMOS工藝兼容的收發(fā)機電路、異質集成封裝技術,實現(xiàn)單路100Gbps以上速率、帶寬密度不低于100Gbps/mm2、能效優(yōu)于4pJ/bit的光互連接口芯片。6. 高能效的芯粒互連并行接口電路。研究面向2.5D集成芯粒間互連的高能效、高密度并行互連接口電路。探索多速率、多協(xié)議兼容的收發(fā)機電路架構;寬調諧范圍的時鐘生成與恢復電路;低功耗均衡技術;兼容NRZ/PAM調制模式的互連接口。實現(xiàn)單線最高速率>32Gb/s,最佳能效≤0.7pJ/bit,誤碼率≤1E-12的互連并行接口電路。7. 大規(guī)模芯?;ミB的布局布線算法。研究大規(guī)模芯?;ミB的快速自動化布局布線算法,探索基于機器學習的信號完整性分析方法,信號完整性驅動的芯粒布局與互連布線算法,帶約束條件的單/多目標的最優(yōu)化布局布線算法,實現(xiàn)支持百芯粒/十萬互連線級規(guī)模、滿足單線速率大于16Gbps的信號完整性要求集成芯片布局布線EDA工具并開源。8. 2.5D集成互連線的高效電磁場計算方法。研究集成芯片分層、高密度、寬頻帶互連線的高效電磁場建模方法,探索基于數(shù)值路徑變換算法的分層格林函數(shù)快速計算方法,網(wǎng)格剖分的自動化與加速計算技術,實現(xiàn)對5層以上金屬互連線工藝、邊緣布線密度不小于300 IO/mm、頻率范圍覆蓋0-16GHz的互連線簽核(Sign-off)級精度快速電磁場仿真器并開源。9. 超高密度鍵合的基礎理論和界面跨尺度力學模型。研究堆疊界面的超高密度直接鍵合的基礎理論,探索多場耦合下界面的應力應變本構關系,建立芯粒-晶圓鍵合界面的跨尺度力學模型。實現(xiàn)導電接口陣列對準連通≥4×104個/mm2,支撐在180℃低溫退火工藝下實現(xiàn)機械強度大于1.5 J/m2的高可靠性鍵合。實現(xiàn)高密度鍵合力學仿真工具并開源。10. 大尺寸硅基板(Interposer)工藝的翹曲模型與應力優(yōu)化。研究大尺寸硅基板制造技術,構建晶圓級翹曲模型及應力優(yōu)化方法,探索高深寬比的TSV、高密度的深溝槽電容等制造工藝的應力效應機制,實現(xiàn)≥2400 mm2的大尺寸硅基板,并示范深溝槽、硅通孔等工藝流程后的12英寸晶圓翹曲值均不超過200μm。實現(xiàn)翹曲模型仿真工具并開源。
04.項目遴選的基本原則


(一)緊密圍繞核心科學問題,注重需求及應用背景約束,鼓勵原創(chuàng)性、基礎性和交叉性的前沿探索。(二)優(yōu)先資助能夠解決集成芯片領域關鍵技術難題,并具有應用前景的研究項目,要求項目成果在該重大研究計劃框架內開源。(三)重點支持項目應具有良好的研究基礎和前期積累,對總體科學目標有直接貢獻與支撐。
05.2023年度資助計劃


擬資助培育項目10-20項,直接費用的平均資助強度約為80萬元/項,資助期限為3年,培育項目申請書中研究期限應填寫“2024年1月1日-2026年12月31日”;擬資助重點支持項目7-10項,直接費用的平均資助強度約為300萬元/項,資助期限為4年,重點支持項目申請書中研究期限應填寫“2024年1月1日-2027年12月31日”。
06.申請要求及注意事項


(一)申請條件。本重大研究計劃項目申請人應當具備以下條件:1. 具有承擔基礎研究課題的經(jīng)歷;2. 具有高級專業(yè)技術職務(職稱)。在站博士后研究人員、正在攻讀研究生學位以及無工作單位或者所在單位不是依托單位的人員不得作為申請人進行申請。(二)限項申請規(guī)定。執(zhí)行《2023年度國家自然科學基金項目指南》“申請規(guī)定”中限項申請規(guī)定的相關要求。(三)申請注意事項。申請人和依托單位應當認真閱讀并執(zhí)行本項目指南、《2023年度國家自然科學基金項目指南》和《關于2023年度國家自然科學基金項目申請與結題等有關事項的通告》中相關要求。1. 本重大研究計劃項目實行無紙化申請。申請書提交日期為2023年9月1日-2023年9月7日16時。(1)申請人應當按照科學基金網(wǎng)絡信息系統(tǒng)中重大研究計劃項目的填報說明與撰寫提綱要求在線填寫和提交電子申請書及附件材料。(2)本重大研究計劃旨在緊密圍繞核心科學問題,對多學科相關研究進行戰(zhàn)略性的方向引導和優(yōu)勢整合,成為一個項目集群。申請人應根據(jù)本重大研究計劃擬解決的具體科學問題和項目指南公布的擬資助研究方向,自行擬定項目名稱、科學目標、研究內容、技術路線和相應的研究經(jīng)費等。(3)申請書中的資助類別選擇“重大研究計劃”,亞類說明選擇“培育項目”或“重點支持項目”,附注說明選擇“集成芯片前沿技術科學基礎”,受理代碼選擇T02,并根據(jù)申請項目的具體研究內容選擇不超過5個申請代碼。培育項目和重點支持項目的合作研究單位均不得超過2個。(4)申請人在申請書“立項依據(jù)與研究內容”部分,應當首先說明申請符合本項目指南中的具體資助研究方向(寫明指南中的研究方向序號和相應內容),以及對解決本重大研究計劃核心科學問題、實現(xiàn)本重大研究計劃科學目標的貢獻。如果申請人已經(jīng)承擔與本重大研究計劃相關的其他科技計劃項目,應當在申請書正文的“研究基礎與工作條件”部分論述申請項目與其他相關項目的區(qū)別與聯(lián)系。2. 依托單位應當按照要求完成依托單位承諾、組織申請以及審核申請材料等工作。在2023年9月7日16時前通過信息系統(tǒng)逐項確認提交本單位電子申請書及附件材料,并于9月8日16時前在線提交本單位項目申請清單。3. 其他注意事項。(1)為實現(xiàn)重大研究計劃總體科學目標和多學科集成,獲得資助的項目負責人應當承諾遵守相關數(shù)據(jù)和資料管理與共享的規(guī)定,項目執(zhí)行過程中應關注與本重大研究計劃其他項目之間的相互支撐關系。(2)為加強項目的學術交流,促進項目群的形成和多學科交叉與集成,本重大研究計劃將每年舉辦1次資助項目的年度學術交流會,并將不定期地組織相關領域的學術研討會。獲資助項目負責人有義務參加本重大研究計劃指導專家組和管理工作組所組織的上述學術交流活動。(四)咨詢方式。國家自然科學基金委員會交叉科學部二處聯(lián)系電話:010-62329489


*博客內容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點,如有侵權請聯(lián)系工作人員刪除。



關鍵詞: Chiplet

技術專區(qū)

關閉