博客專欄

EEPW首頁 > 博客 > 實驗6:2-4譯碼器

實驗6:2-4譯碼器

發(fā)布人:xiaxue 時間:2023-10-08 來源:工程師 發(fā)布文章
實驗目的
  • (1)熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法;
  • (2)通過實驗理解譯碼器電路;
  • (3)學習Verilog HDL行為級描述方法描述組合邏輯電路。
實驗任務

設計一個2-4譯碼器。

實驗原理

2-4譯碼器,輸入的2位二進制代碼共有四種狀態(tài),譯碼器將每個輸入代碼譯成對應的一根輸出線上的高、低電平信號。由此可得如下表1-6的真值表。將輸入的A、B和輸出Y0、Y1、Y2、Y3的關系寫成邏輯表達式則得到:

Y0=A’B’
Y1=A’B
Y2=AB’
Y3=AB


邏輯電路

Verilog HDL建模描述

2-4譯碼器程序清單decode24.v

   module decode24   (
     input wire [1:0] a,           //定義兩位輸入
     output reg [3:0] led    	  //定義輸出的4位譯碼結果對應的led
   );
  //always塊語句,a值變化時執(zhí)行一次過程塊
  always@(a)                    
	begin
		case(a)
			2'b00: led = 4'b0001; //2-4譯碼結果
			2'b01: led = 4'b0010;
			2'b10: led = 4'b0100;
			2'b11: led = 4'b1000;
		endcase
	end
  endmodule
實驗步驟
  1. 打開Lattice Diamond,建立工程。
  2. 新建Verilog HDL設計文件,并鍵入設計代碼。
  3. 綜合并分配管腳,將輸入信號a[0]、a[1]分配至撥碼開關,將輸出信號led[0]~led[3]分配至板卡上的LED。a[0]/M7,a[1]/M8,led[0]/N13,led[1]/M12,led[2]/P12,led[3]/M11
  4. 構建并輸出編程文件,燒寫至FPGA的Flash之中。
  5. 按下對應按鍵/撥動撥碼開關,觀察輸出結果。

*博客內容為網友個人發(fā)布,僅代表博主個人觀點,如有侵權請聯(lián)系工作人員刪除。



關鍵詞: 譯碼器

相關推薦

技術專區(qū)

關閉