用數(shù)據(jù)說(shuō)話(huà):Intel AMD 臺(tái)積電三大芯片廠(chǎng)商制程技術(shù)發(fā)展對(duì)比

　　關(guān)于摩爾定律：

　　根據(jù)摩爾定律，集成電路技術(shù)每經(jīng)歷一次制程更新，電路尺寸便會(huì)縮小70%。除了晶體管的門(mén)極寬度尺寸之外，其中最令人感興趣的一個(gè)關(guān)鍵尺寸便是互連線(xiàn)彼此之間的間距尺寸。這個(gè)尺寸決定了電路中邏輯門(mén)電路的密度以及芯片中所能容納的晶體管數(shù)量。根據(jù)我們繪制的互連線(xiàn)間距尺寸發(fā)展圖，三家廠(chǎng)商的制程技術(shù)在這方面的進(jìn)展可謂不相上下，可見(jiàn)摩爾定律依然適用。

　　有趣的是，臺(tái)積電公司的互連線(xiàn)間距尺寸似乎要比其它兩家公司要更小一些，這大概是由于這家廠(chǎng)商主要面向SOC芯片，GPU/FPGA等產(chǎn)品的代工使然。盡管臺(tái)積電的制程技術(shù)制作出來(lái)的晶體管其運(yùn)行速度可能不及Intel或AMD，但其芯片產(chǎn)品內(nèi)部卻能集成數(shù)量超過(guò)10億支的大量晶體管。

　　新制程除了帶來(lái)電路關(guān)鍵尺寸的進(jìn)一步縮小之外，還衍生了很多新的制程技術(shù)。其中兩項(xiàng)具有重大意義的新技術(shù)便是漏源極嵌入硅鍺技術(shù) (eSiGe) 和high-k金屬門(mén)(HKMG)技術(shù)。eSiGe技術(shù)能增強(qiáng)PMOS晶體管的性能，而HKMG技術(shù)則有助于晶體管開(kāi)關(guān)速度的提升，并可減小門(mén)極的漏電流。