超越 SoC 的設(shè)計創(chuàng)新

　　大多數(shù)軟、硬件工程師都很熟悉 FPGA，這點應(yīng)該勿庸置疑。這種熟悉不見得是實質(zhì)性的熟悉，而是從概念上比較了解，也就是說 FPGA 功能的快速發(fā)展和成本的不斷下降是大家都不容忽略的優(yōu)勢。同時，他們也認識到這種可編程器件顯然能方便地作為各種數(shù)字電路以及邏輯處理的高靈活度、低成本的載體。

　　基本說來，在設(shè)計方案中發(fā)揮 FPGA 的功能就是簡單地映射出所需的邏輯，然后將其下載至適當容量大小的器件中。這有些像大型處理器系統(tǒng)主體設(shè)計的輔助支持工作，而且在該層面上也確實發(fā)揮著自身的支持性作用。

　　近期一些應(yīng)用開始充分利用 FPGA 的高吞吐量和并行計算功能進行數(shù)據(jù)處理工作，不過這種工作仍屬于發(fā)揮支持性作用，而不是主要作用。例如，我們往往在設(shè)計工作后期才決定采用基于 FPGA 的 DSP 模塊，而且是將其作為主設(shè)計規(guī)劃與工藝流程的附屬部分來開發(fā)。

　　隨著 FPGA 功能獲得長足發(fā)展，我們已開始采用能夠在可編程空間內(nèi)實施處理器、存儲器、高速數(shù)據(jù)處理以及外設(shè)等核心功能模塊的 SoC 設(shè)計方案。隨著FPGA器件各代工藝技術(shù)從 65 納米向先進的 40 納米方向發(fā)展，而且門的容量達到數(shù)百萬個，F(xiàn)PGA 目前已開始走向發(fā)揮主導作用的前臺，能夠支持真正的大型設(shè)計，達到專業(yè)化 ASIC 器件的實施水平。

　　從某種程度上說，這要歸功于 FPGA 廠商推動的技術(shù)發(fā)展，拉近了 FPGA 與 ASIC 器件之間的性能與效率差距。對于大多數(shù)投入中低規(guī)模量產(chǎn)的產(chǎn)品而言，基于 FPGA 的方案顯然比 ASIC 更實際，這主要是因為后者的 NRE 成本已然非常高昂，而且還在不斷升高。不過，目前高產(chǎn)量產(chǎn)品仍然主要選用 ASIC 器件。

　　發(fā)揮潛力的障礙

　　不過，如果我們簡單地認為 FPGA 就是 ASIC 設(shè)計方案的低成本與多功能備選方案的話，那么我們就會忽視 FPGA 可提供的巨大潛力。FPGA 的更高級潛力集中體現(xiàn)在 FPGA 從根本上與 ASIC 存在的技術(shù)差異性，即 FPGA 的關(guān)鍵技術(shù)組件具有強大的可再編程能力。要充分發(fā)揮其這一潛力需要采用不同的設(shè)計理念和設(shè)計方法，這就遠遠超出了傳統(tǒng) SoC 的設(shè)計思路和 ASIC 的原有方案。

　　FPGA 型產(chǎn)品設(shè)計的傳統(tǒng)開發(fā)進程反映了傳統(tǒng)的設(shè)計理念，即將設(shè)計方案的各個部分(軟件、硬件及嵌入式硬件)作為彼此獨立、不相聯(lián)系的任務(wù)。這就是說，傳統(tǒng)方案與 ASIC 開發(fā)工作差不多，軟硬件分組等重大設(shè)計決策都是在設(shè)計周期的早期階段做出的(并在早期階段就固定了)。

　　其結(jié)果是，物理硬件(FPGA 器件與外設(shè)硬件)以及可編程硬件元素在進行有意義的軟件開發(fā)之前就已經(jīng)鎖定了。這些初期決策確定了后續(xù)開發(fā)工作的參數(shù)和局限性，因而導致越到開發(fā)后期設(shè)計選擇的局限性就越大。通過修改軟硬件分組、將嵌入式處理器改為硬連接處理器抑或是選擇不同的 FPGA 器件類型等來進行細節(jié)調(diào)整設(shè)計方案的理念是不存在的。

　　在上述基本層面進行任何設(shè)計方案調(diào)整都必須對包括硬件、可編程硬件和軟件在內(nèi)的所有設(shè)計領(lǐng)域進行大量重新設(shè)計，這對設(shè)計工作造成的沖擊是極其巨大的，因此我們必須不惜一切代價避免這種設(shè)計巨變。簡而言之，只能在可編程硬件的限制框架內(nèi)創(chuàng)建軟件，而可編程硬件則又相應(yīng)局限于固定的物理硬件。

　　在當今設(shè)計中，軟件定義著產(chǎn)品的獨特優(yōu)勢與競爭元素(功能性與最終用戶體驗)，因此傳統(tǒng)的 SoC 設(shè)計方案會人為地制造軟件開發(fā)的局限性，影響設(shè)計最具價值的成分。對基于 FPGA 的設(shè)計而言，產(chǎn)品最核心的資產(chǎn)當屬應(yīng)用軟件和嵌入式 FPGA 硬件所決定的“軟”屬性。