借助ENCOUNTER VERISILICON成功出帶

Cadence Encounter數(shù)字IC設(shè)計平臺用于160萬門的SoC設(shè)計，并實現(xiàn)了自動化的倒裝片設(shè)計流程
Cadence設(shè)計系統(tǒng)有限公司近日宣布，世界領(lǐng)先的ASIC設(shè)計代工廠商VeriSilicon Holdings Co., Ltd.公司通過采用基于Cadence® Encounter®數(shù)字IC設(shè)計平臺的自動化倒裝片設(shè)計流程，實現(xiàn)了一個復(fù)雜、高速SoC倒裝片的成功出帶。這是VeriSilicon公司首次實現(xiàn)SoC的成功流片，并已投入量產(chǎn)。
借助SoC Encounter，VeriSilicon公司有效地降低了芯片的裸片尺寸，提高了性能，實現(xiàn)了時序優(yōu)化，并取得了更好的電源集成度。這些優(yōu)點為倒裝片設(shè)計帶來了很多好處，如在這個160萬門的SoC設(shè)計中，共集成了6個頻率為250 MHz的主時鐘，而裸片尺寸僅為8.4x8.4mm2 。該芯片采用SMIC 0.15um LV（低壓）1P7M制造工藝， BGA729 倒裝片封裝。
 “作為一家ASIC設(shè)計代工廠商，VeriSilicon公司一直致力于改善設(shè)計流程以更好地服務(wù)客戶。倒裝片SoC設(shè)計實現(xiàn)的最大問題是自動化的倒裝片設(shè)計流程，如自動化的金屬凸點分配和再分布線（RDL），” VeriSilicon公司設(shè)計方法學(xué)副總裁李念峰說，“Cadence SoC Encounter系統(tǒng)在我們的專用IO和VeriSilicon標(biāo)準(zhǔn)設(shè)計平臺（SDP）上運行良好，它的先進(jìn)功能有效地加速了我們的倒裝片設(shè)計流程?！?
Cadence SoC Encounter系統(tǒng)能夠根據(jù)金屬凸點的位置和分配來優(yōu)化IO焊盤，或者根據(jù)焊盤的位置重新分配金屬凸點，以及根據(jù)用戶指定的約束和使用不同的布線寬度來實現(xiàn)自動化的再分布線。該系統(tǒng)還能自動將電源單元與金屬凸點連接起來，并通過驗證指令和自動化金屬凸點布局來實現(xiàn)驗證。Encounter QRC用于具有制造意識的寄生抽取，VoltageStorm®則用于電源分析。
     “我們非常高興VeriSilicon公司能夠選擇Cadence Encounter設(shè)計流程用于這個倒裝片SoC的設(shè)計開發(fā)，” Cadence公司企業(yè)副總裁戴偉進(jìn)說，“自動化的金屬凸點分配和再分布線有效地縮短了整體設(shè)計時間，并極大地改善了設(shè)計的硅片質(zhì)量（QoS）。Encounter集成化設(shè)計流程是縮短產(chǎn)品上市時間的重要因素。”