萊迪思為LatticeECP2低成本FPGA擴(kuò)展市場

--第二代 EConomy Plus器件降低了50%的價格并達(dá)到雙倍的密度 --

萊迪思半導(dǎo)體公司近日公布了其第二代EConomy Plus 現(xiàn)場可編程門陣列 (FPGA)器件，LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片，在大批量的情況下，此系列使得FPGA價格降到每1000查找表（LUT）低于0.50美元。與130納米 LatticeECP FPGA相比，新的系列邏輯密度增加到70K LUT，18x18乘法器的數(shù)目增加到88，I/O性能提高了50%多，還增強了配置能力。此款FPGA首次增加的性能包括預(yù)置的400Mbps DDR2接口支持，配置位流加密和雙重配置支持。 今天與萊迪思的低成本LatticeECP2器件同時公布的還有高端FPGA LatticeSC系統(tǒng)芯片，該器件采用了相同的工藝。（請參考今天同時發(fā)布的“萊迪思-富士通合作伙伴關(guān)系”和“LatticeSC系列”的新聞稿）。
“萊迪思的客戶喜歡這個Economy Plus 概念，此概念由萊迪思的第一代LatticeECP系列所引入”萊迪思市場副總裁Stan Kopec先生說道：“LatticeECP2在邏輯資源、存儲器能力、I/O性能和配置靈活性方面的增強會使這個新的系列獲得許多新的設(shè)計，否則這些設(shè)計就要用較高成本，完整特性的FPGA?！?

優(yōu)化成本的結(jié)構(gòu)提供許多特點
通過開發(fā)，優(yōu)化的LatticeECP2器件向設(shè)計者提供對大批量應(yīng)用所要求的特性和成本結(jié)構(gòu)。主要的特點如下：
優(yōu)化的邏輯和布線結(jié)構(gòu)：優(yōu)化的邏輯塊和布線適合諸如分布式存儲器（占LUT的12.5%）和寄存器（占LUT的75%）的各種典型應(yīng)用。使得邏輯結(jié)構(gòu)易于高性能邏輯的實現(xiàn)。
預(yù)制的840Mbps 并行 I/O:  DDR存儲器的出現(xiàn)和其它相同的標(biāo)準(zhǔn)使許多設(shè)計者面臨在FPGA中實現(xiàn)高性能并行I/O接口的挑戰(zhàn)。過去設(shè)計者為了滿足這種需要不得不使用高成本的FPGA解決方案。ECP2器件提供DDR mux/de-mux、精確時延和變速邏輯單元。這些特性結(jié)合在一起可實現(xiàn)預(yù)制的DDR2（400Mbps）和其它運行在840Mbps源同步接口的應(yīng)用，諸如SPI4.2和ADC/DAC接口。
完整特點的sysDSP塊：為了支持低成本DSP應(yīng)用，ECP2器件嵌入了sysDSP塊，能夠?qū)崿F(xiàn)乘、累加、求和和流水線功能。器件可以實現(xiàn)高達(dá)28,600每秒百萬次乘累加(MMAC)的DSP功能，價格為每MMAC低于0.001美元。
易于邏輯更新：為了提供修正錯誤、對應(yīng)標(biāo)準(zhǔn)的改變和支持新的性能和服務(wù)，以及不斷增長的FPGA設(shè)計，這些設(shè)計要求能在現(xiàn)場更新FPGA邏輯，LatticeECP2提供雙重引導(dǎo)支持和透明的現(xiàn)場重構(gòu)(TransFR) I/O以簡化現(xiàn)場更新。器件還支持業(yè)界串行外設(shè)接口（SPI）PROM，（SPI）PROM中可以存儲兩種或更多的配置。新的配置載入FPGA時， TransFR I/O功能使設(shè)計者能夠精確地控制I/O狀態(tài)，大大改進(jìn)了重構(gòu)期間三態(tài)I/O的常規(guī)方法。
增強設(shè)計安全的位流加密：增加了防止非法復(fù)制的考慮，LatticeECP2器件有片上非易失密鑰存儲器和解密電路，能用唯一的用戶密鑰對128位AES加密位流解密。首次引進(jìn)了位流加密到低成本FPGA的這樣一個概念，再次減少了許多設(shè)計中需要較高成本的FPGA。
LatticeECP2提供兩種型號，標(biāo)準(zhǔn)的LatticeECP2和在2006年稍后公布的存儲器增強型(LatticeECP2M)。LatticeECP2M器件的密度將增加到100K LUTS，增強的存儲容量超過5百萬位RAM。LatticeECP2系列加上LatticeECP2M系列，總共有6個密度從6K 到70K LUT的器件。LatticeECP2器件通過sysMEM嵌入式RAM塊（EBR）提供55K和1M位之間的嵌入式存儲器。12到88個18x18乘法器，95到628個I/O引腳。此外，每個器件提供兩個時延鎖相環(huán)（DLL）和2到6個鎖相環(huán)（PLL）用于定時控制。器件有各種低成本的TQFP, PQFP和小間距BGA(fpBGA)封裝，電源電壓最低為1.2伏。

設(shè)計工具和知識產(chǎn)權(quán)支持
           最新的采用Service Pack 2的5.1版本ispLEVER軟件支持LatticeECP2器件。ispLEVER軟件設(shè)計工具為設(shè)計者提供一個軟件包，支持所有的Lattice數(shù)字器件，包括Mentor Graphics 和Synplicity綜合器支持。
          特別適宜于大批量的應(yīng)用的大量IP（知識產(chǎn)權(quán)）核可從Lattice和IP伙伴處獲取。IP支持的詳情將在2006年公布。

獲取和價格
         首個LatticeECP2系列器件ECP2-50樣片將在2006年第一季度獲取。LatticeECP2-50提供484 和 672球型fpBGA封裝選擇。Lattice計劃在2006年公布整個LatticeECP2系列。在2007年交付的ECP2-50價格為100,000片的量，單價23.95美元。