掃描測試提高130nm成品率

傳統(tǒng)基于掃描的實時(at-speed)延遲測試系統(tǒng)以系統(tǒng)時鐘的速度來檢查信號的躍遷。但對于130nm節(jié)點及以下的設(shè)計，實時測試已不足以檢測出許多設(shè)計路徑中的微小延遲缺陷。因此，我們需要一種新的檢測方法，能夠檢測所有電路路徑中的微小延遲，并且比實時測試速度更快。
由于像電阻斷路等故障并不會影響一個電路的整個邏輯結(jié)果，因此很難采用單時鐘(粘著性故障)模式來進行檢測。雖然其中一些缺陷可以采用IDDQ模式進行檢測，但是，這種方式卻很難隔離和診斷檢測出來的故障，而且，盡管是在新設(shè)計中，相對較高的背景漏電流也會使IDDQ檢測很難進行。
為了有效地檢測延遲缺陷，業(yè)內(nèi)正在轉(zhuǎn)向路徑延遲測試。這種模式的檢測效果取決于一個故障傳輸以及最終觀測到的路徑中的松弛量(slack)。如果微小物理缺陷（small physical defect）與其觀測點相距過于松弛的話，就會無法觀測到缺陷，因為，松弛量過大就會延長故障時間。

實時延遲測試
延遲測試生成算法基于可控性和可觀測性評估，趨向于沿著最容易接近的路徑生成測試模式，這些算法以系統(tǒng)時鐘速度對瞬態(tài)變化進行測試，其所選擇的路徑也趨向于最短。
如果在一個較短路徑中，模式生成器將故障劃分為“已測”，那么，生成器就不會再次對該故障進行評估，而是沿著較長的路徑繼續(xù)觀測。因此，較短路徑中其他的微小缺陷可能就會被漏測，甚至被標記為已檢測。
例如，如圖1，假設(shè)在位置A有一個缺陷，并且缺陷效應可以在位置B或C觀測到，則自動測試模式生成器將會沿著底部較短的、到C的短路徑進行檢測，因為這樣做相對容易并且速度較快，但如果沿著頂部較長路徑檢測，其發(fā)現(xiàn)微小缺陷的機會會更大。
圖 1

為了在現(xiàn)有測試軟件的局限性內(nèi)工作(現(xiàn)有軟件趨向于沿著較短的、不重要的路徑檢測和劃分故障)并消除沿路的松弛量(消除逃脫測試的可能性)，可以使用比系統(tǒng)速度更快的新技術(shù)來測試芯片。

比實時延遲測試更快的測試技術(shù)
解決松弛問題相當直接的辦法是在盡可能消除松弛的情況下創(chuàng)建測試模式。假設(shè)對測試生成或故障仿真不做任何變化，增加測試模式的時鐘速度就可以消除松弛量。
換言之，該方法仍然測試短路徑，但是測試速度將會變快。為了采用這種方法，必須確定合適的時鐘范圍，以便大部分路徑在盡可能小的松弛量下被測量。針對每一個時鐘域獲取電路中路徑長度的分布，來確定時鐘范圍。一旦確定了范圍，就需要生成在這些不同速度下運行的測試模式，而且必須選擇每一個頻率增量的間隔。這些間隔可能再次引入松弛問題，但是，工程師們可以選擇足夠小的間隔使松弛量為最小。理想情況下，測試生成器將為每一個具有最小可能松弛量的瞬變自動創(chuàng)建測試。
在圖2中，F(xiàn)TAS（faster than at-speed）測試消除了沿著路徑A到C的松弛，并允許在A檢測故障。然而，為了這個測試成功，必須標記沿著較長路徑的觸發(fā)器。因此，為了以各種速度創(chuàng)建工作在實際硅片測試器上的測試模式，必須指示出那些不能以高于系統(tǒng)速度運行的路徑所反饋的觸發(fā)器，以便測量Xs(不必在意狀態(tài))。
圖 2

自動生成FTAS測試的方法之一，是采用電路時序，為較短的路徑生成FTAS測試，并根據(jù)需要掩蔽較長的路徑。根據(jù)從業(yè)內(nèi)標準時序分析工具獲得的標準延遲格式(SDF)時序數(shù)據(jù)，可以為自動測試程序生成器(ATPG)引擎提供時序信息。ATPG引擎以內(nèi)部為測試模式“安排時序”，并確定哪些觸發(fā)器要被不滿足所需時序的路徑反饋。然后自動標記這些觸發(fā)器以便在模式集里測量X。
測試生成算法應該首先創(chuàng)建頻率最快的模式，然后依次創(chuàng)建頻率較慢的模式。隨著測試生成的進行，測試覆蓋率也逐漸被累計起來。而后續(xù)的測試模式運行不會再沿著較慢的路徑測試這些故障，從而節(jié)省了測試生成和仿真的時間。

實際測試案例
我們研究了該方法在130nm圖像處理器上的應用，其中生成了大約27,000個雙時鐘延遲測試模式，實現(xiàn)了85%的瞬態(tài)故障覆蓋率。這些測試模式都是以功能速度(functional speed, 保持系統(tǒng)功能正常的運行速度)運行。盡管利用了這種魯棒（robust）的模式集，但在系統(tǒng)級測試里仍然發(fā)現(xiàn)了一些故障。
在芯片的特定路徑上，主時鐘域里，我們運行了靜態(tài)延遲分析以確定松弛量(假設(shè)時鐘以實時運行)，如圖3所示。注意大約一半的路徑松弛時間超過1ns。該芯片非常適合用做這些實驗，因為許多路徑都具有高松弛時間。增加大量短路徑，會增加故障效應流入短路徑和長路徑的機會。
圖 3

這些芯片中有一個被發(fā)現(xiàn)沒有通過系統(tǒng)級測試的芯片X。芯片X通過了27,000個實時延遲測試模式的魯棒集，我們將此集合稱為模式集P1。另外增加的1000個測試模式稱為模式集P2，它們被定時為剛好超過兩倍功能時鐘速度(在鄰近某處對13%的延遲故障進行檢測)。
在根據(jù)模式集P1劃分出的覆蓋率頂上，我們對模式集P2進行了故障仿真，發(fā)現(xiàn)沒有額外故障被劃分出。這就表明，模式集P1已經(jīng)測試了由模式集P2覆蓋的所有故障，因此，兩個模式集的主要差異在于測試器上模式運行的速度。
我們又利用為低壓和高溫這樣的最壞情況生成的SDF文件創(chuàng)建了模式集P2。由于實際測試器條件比創(chuàng)建SDF的條件(較高溫度和較高電壓)要好一些，所以，我們線性地調(diào)整了延遲數(shù)據(jù)，直到測試模式以其額定速度開始在實際硅片上開始工作。我們無法以額定速度對觸發(fā)器進行測量，所以必須正確地校正延遲數(shù)據(jù)以便掩蔽觸發(fā)器。根據(jù)經(jīng)驗，當我們將數(shù)據(jù)調(diào)整為其數(shù)值的95%時，為1.08 V和125