英特爾的Tri-gate并非一場容易的競爭

       英特爾公司在把FinFETs元件帶入生產(chǎn)浪潮上可能會有多達(dá)五年的領(lǐng)導(dǎo)地位。一個雙外延工藝，并嚴(yán)格控制其他步驟，預(yù)示著對其它公司迅速趕超英特爾的領(lǐng)導(dǎo)地位是一個大的挑戰(zhàn)。 

       領(lǐng)導(dǎo)加州大學(xué)伯克利分校小組的胡正明在十二年期提出過實際可行的FinFET器件，他說：“最重要的一點是，英特爾正在投入生產(chǎn)FinFETs。英特爾公司是很值得尊重的，他們連續(xù)帶領(lǐng)了兩年的結(jié)垢產(chǎn)業(yè)” 胡先生在5月4日宣布：“這進(jìn)一步證實了作為一個公司的名譽和做事態(tài)度。還表明如果一個組織投資充足，他們就可以對這些投資作出更充足的回報。最初這些過渡也許會非常艱難，但是，如果有適量的時間和金錢以及人們的投資，他們就能完成。”
 
      “我對于我自己關(guān)于FinFETs和UTB-SOI將要生產(chǎn)的想法立場堅定。我希望兩個都成為成品。像英特爾和TSMC這樣的大公司，將有資源去生產(chǎn)FinFETs，而其它公司也許會去生產(chǎn)UTB-SOI，意法半導(dǎo)體也是最有可能使用UTB-SOI的”他說。 

       胡先生還說：“FinFETs可能在性能和功率上更加通用。另一方面，F(xiàn)inFETs在生產(chǎn)控制、布局、元件庫方面采取了更多的發(fā)展資源。” FinFET器件的制作是具有挑戰(zhàn)性的。“我覺得設(shè)備工業(yè)并沒有被世界上其它國家所熟知，所以英特爾公司真的沒有必要花很多精力在新的裝備上。如果界面設(shè)計團(tuán)隊緊密，資源足夠大，F(xiàn)inFETs的誘惑會很大，但是還要獲得投資，UTB-SOI就不需要那么多的技術(shù)發(fā)展投資，”胡先生說。 胡先生指出，翅片必須非常薄，約等于柵極的長度，以完成抑制漏電流的目的。為了保持翅片厚度完全一樣，需要整個晶圓過程有非常良好的控制。 “為了大規(guī)模的FinFETs，工業(yè)還需使翅片越來越薄。早在1999年的論文中，我們被告知它可以縮小到10nm，但是現(xiàn)在我相信我們能夠超越它。” 湯普森先生的五年預(yù)見 斯科特湯普森，佛羅里達(dá)大學(xué)教授，他說，“開發(fā)一個像tri-gate復(fù)雜的技術(shù)需要在硅資源和人力上有重大投資—可能超過1000人的開發(fā)團(tuán)隊” 這個挑戰(zhàn)很復(fù)雜以至于英特爾大約需要成千上萬的晶圓來解決問題。

       tri-gate是“至少一個數(shù)量級要復(fù)雜于90nm的應(yīng)變硅或者45nm的high-k金屬柵極。這就是為什么它花費了英特爾八年的時間來落實和為什么我不認(rèn)為其他人將要在未來五年或者更長的時間來購買它。”早年在英特爾技術(shù)制造部工作的項目經(jīng)理湯普森說。 tri-gate有不少非常新穎的元素，他說，最關(guān)鍵的是“在沒有任何代工生產(chǎn)的今天。”復(fù)雜性存在于發(fā)展精準(zhǔn)的用原子層沉積工具把“gate-last”與介質(zhì)和金屬沉積層的疊加。 

      “該p+SiGe S/D(用 >50% Ge) /n+Si S/(>1e19)的集成需要一個非常復(fù)雜的工藝，材料和異國處方。在生長過程中硅的鰭密度目前看來是非常低并且它呈現(xiàn)出的挑戰(zhàn)以取得該鰭的蝕刻側(cè)壁統(tǒng)一的計劃免疫，”他補充說。 具有低接觸電阻的鰭，外延必須種在鰭的源極和漏極—否則驅(qū)動電流和性能會受到影響。 “在英特爾性能要求的基礎(chǔ)上，可以得出結(jié)論：pFETs，高度原位摻雜硼p+硅鍺是在p型晶體管的鰭上增長。而NFET，摻硅外延硅或需要在源/漏極成長。” 為了用低缺陷鰭在pFETs和nFETs培養(yǎng)雙重選擇性外延薄膜“是一個困難，復(fù)雜和昂貴的過程，”他說。為了制造外雙延，湯普森說他相信英特爾“實施的許多限制性的鰭布局設(shè)計規(guī)則。這些新的設(shè)計規(guī)則將阻止傳統(tǒng)IP重用。這些問題都不是英特爾的目標(biāo)市場的問題：高性能，高利潤的CPU。但是，經(jīng)濟(jì)權(quán)衡不同于SOC的世界，有許多不同類型的晶體管被提供，”湯普森說。 

       湯普森說，在22納米的tri-gate鰭顯得相對短，在未來的兩個節(jié)點，英特爾將有可能試圖讓它們長得更高，這就提供了更大的面積。 “但高鰭將推出一個附加電容和一個在鰭和接觸點之間的高重疊電容，以及更大的柵極電容。隨著高尺寸鰭變化閾值的變化會增加，超過了標(biāo)準(zhǔn)線邊緣粗糙度較大，會增加Vt的變化，這是在22納米及以下的關(guān)鍵。

      “英特爾公司沒有公布其AVT，但是其它公司報告的2 mVum 大容量FinFET元件，已是高于預(yù)期值。這背后的物理學(xué)是，摻雜鰭非常困難，隨機摻雜效應(yīng)使得相同的電晶體有不同的閾值電壓。”湯普森說。制造完美的過億元或萬億晶體管的鰭是“一個很大的挑戰(zhàn)，”湯普森說，雖然英特爾的優(yōu)勢是用工廠設(shè)備和運行的保持恒定管理一個絕對單一的團(tuán)隊。生產(chǎn)22納米晶圓的成本是很高的，在$4-5B范圍內(nèi)，英特爾的這個決定，會提高其今年資本支出計劃100億美元，湯普森說。 看到應(yīng)用的“大膽步伐” 克勞斯徐格拉夫，硅系統(tǒng)集團(tuán)應(yīng)用材料首席技術(shù)官說：“我認(rèn)為我們首先應(yīng)該認(rèn)識到胡晨敏教授和伯克利分校設(shè)備組。這是一個長達(dá)十年的追求，以滿足部分將如何就其能夠使在一個非常突然的方式對一個晶體管的最終能力。在考慮到以非常突然的方式的發(fā)動能力下如何發(fā)現(xiàn)晶體管的極限容量英特爾的22納米一代在行動“是一個大膽的一步，它體現(xiàn)了英特爾的勇氣，隨著我們在新的FinFET領(lǐng)域，使之成為現(xiàn)實。”

       徐格拉夫說。 FinFET元件要求的鰭是“非常垂直的，”它提出的幾個方面的挑戰(zhàn)。蝕刻在90度角附近的結(jié)構(gòu)，沒有錐度，是必不可少的。 “這蝕刻結(jié)構(gòu)實際上是該設(shè)備的通道。如果稍微偏離軸線，晶體管的流動性就不會太理想。” 光刻必須能夠制作出一個非常狹窄的鰭，比掃描儀的限制分辨率還要少。 “在這種情況下，鰭是與門同樣的情況。鰭比照片限制少，所以兩層必須要少。” 如何收縮CD在這樣緊湊中，如何蝕刻膠片會得到一個可靠的收縮，小于照片限額，而且要可靠，只是眾多挑戰(zhàn)之一。在Dan Maydan Center工作的，應(yīng)用材料公司的技術(shù)專家已“在光盤蝕刻均勻性的產(chǎn)品上努力工作，在蝕刻過程非常精確的控制。這方面的需要是很普遍的，不僅僅是FinFET元件，還有許多其他的結(jié)構(gòu)，包括閃存和DRAM，徐格拉夫說。 三維掃描儀相關(guān)文章:三維掃描儀原理