Xilinx UltraScale?：為您未來(lái)架構(gòu)而打造的新一代架構(gòu)

　　Virtex^®UltraScale和Kintex^®UltraScale系列成員在第二代3D IC中的連接資源數(shù)量以及相關(guān)的硅片間帶寬都實(shí)現(xiàn)了階梯式增長(zhǎng)。布線(xiàn)資源和硅片間帶寬的大幅增長(zhǎng)確保了新一代應(yīng)用能夠在實(shí)現(xiàn)其高器件利用率的前提下達(dá)到目標(biāo)性能和時(shí)序收斂。

　　智能、快速處理的挑戰(zhàn)

　　對(duì)于任何高性能系統(tǒng)來(lái)說(shuō)，無(wú)論目標(biāo)是提高數(shù)據(jù)包吞吐量，還是增大DSP GMAC，亦或是增加屏幕的每秒顯示像素，所面臨的技術(shù)挑戰(zhàn)都是相同的，如圖6所示?！　?/p>

 

　　無(wú)論對(duì)于哪種應(yīng)用，問(wèn)題描述起來(lái)都很簡(jiǎn)單，即大量數(shù)據(jù)以數(shù)十至數(shù)百GB的速度通過(guò)多個(gè)高速串行端口進(jìn)入系統(tǒng)。應(yīng)將這些高速數(shù)據(jù)路由到處理邏輯并進(jìn)行實(shí)時(shí)處理，這一般要求采用較高的DSP或包處理速度來(lái)應(yīng)對(duì)高數(shù)據(jù)速率。輸入數(shù)據(jù)和中間處理結(jié)果數(shù)據(jù)必須存儲(chǔ)在系統(tǒng)中或靠近處理元件的地方，或者存放在與系統(tǒng)臨近的大容量存儲(chǔ)器內(nèi)。數(shù)據(jù)經(jīng)過(guò)處理后，必須路由至高速輸出收發(fā)器進(jìn)行發(fā)送。如圖6所示：

　　• 通過(guò)高速串行線(xiàn)路實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)的輸入和輸出要求利用可靠的多Gb串行收發(fā)器實(shí)現(xiàn)很高的I/O帶寬。串行收發(fā)器必須可靠并具備非常低的誤碼率。
　　• 大量并行布局線(xiàn)路從多Gb串行收發(fā)器扇出至廣泛的功能處理模塊，這需要通過(guò)低時(shí)鐘歪斜的寬扇出能力才能實(shí)現(xiàn)。布置大量并行總線(xiàn)的難度比較大。
　　• 要對(duì)海量數(shù)據(jù)流進(jìn)行處理，就要采用高吞吐量的邏輯模塊和DSP模塊，并要通過(guò)高帶寬存儲(chǔ)器接口實(shí)現(xiàn)非?？焖俚膬?nèi)部與外部存儲(chǔ)器訪(fǎng)問(wèn)能力。這種處理需求對(duì)任何架構(gòu)的數(shù)據(jù)與時(shí)鐘布線(xiàn)功能都來(lái)說(shuō)都是一種嚴(yán)峻的考驗(yàn)。

　　必須在一定的功耗范圍內(nèi)滿(mǎn)足所有性能指標(biāo)。系統(tǒng)必須在有限的功耗和冷卻限值內(nèi)運(yùn)行，如圖7概念圖所示?！　?/p>

 

　　UltraScale架構(gòu)的組成部分針對(duì)新一代處理系統(tǒng)的眾多復(fù)雜要求進(jìn)行了調(diào)整。

　　提供海量I/O和存儲(chǔ)器帶寬

　　UltraScale架構(gòu)能在顯著增強(qiáng)高速SerDes收發(fā)器性能的同時(shí)大幅降低其功耗。VirtexUltraScale器件采用可支持5 Tbps以上串行系統(tǒng)帶寬的新一代SerDes(收發(fā)器)。

　　基于UltraScale架構(gòu)的GTY和GTH串行收發(fā)器包含內(nèi)部變速箱(gearbox)邏輯，用于將多Gb/s的串行數(shù)據(jù)線(xiàn)速率轉(zhuǎn)化成更寬的數(shù)據(jù)總線(xiàn)(幾百M(fèi)Hz)，以便與片上邏輯和存儲(chǔ)器速度相匹配。收發(fā)器的gearbox能消除在系統(tǒng)設(shè)計(jì)中因使用外部gearbox芯片而帶來(lái)的成本。與之類(lèi)似的是，基于UltraScale架構(gòu)的GTY串行收發(fā)器所采用的集成分?jǐn)?shù)鎖相環(huán)(PLL)能夠?qū)⒁粋€(gè)參考時(shí)鐘轉(zhuǎn)換成多個(gè)線(xiàn)路速率，因此無(wú)需再使用外部的電壓控制型晶體振蕩器(VCXO)。僅這一項(xiàng)功能就可以節(jié)省數(shù)十個(gè)分立器件，并為采用眾多不同線(xiàn)路速率高速串行端口的系統(tǒng)設(shè)計(jì)節(jié)省數(shù)百美元。

　　采用UltraScale架構(gòu)的ASIC級(jí)串行收發(fā)器與早期器件中的收發(fā)器相比具備更高的靈活性，同時(shí)保留了賽靈思7系列ALL Programmable器件可靠的自適應(yīng)均衡功能(自動(dòng)增益控制、連續(xù)時(shí)間線(xiàn)性均衡、決策反饋均衡)。賽靈思的自適應(yīng)均衡功能可以將誤碼率維持在無(wú)法檢測(cè)到的水平(例如小于10-17)，并允許基于UltraScale架構(gòu)的收發(fā)器直接驅(qū)動(dòng)數(shù)GHz的高速背板。

　　提供超高的外部與內(nèi)部存儲(chǔ)器帶寬

　　UltraScale架構(gòu)能支持多個(gè)適用于DDR3/4的SDRAM存儲(chǔ)控制器，并包含硬化的DDR物理層(PHY)片上模塊，從而將存儲(chǔ)器接口性能提升到了新高度。與早期器件相比，基于UltraScale架構(gòu)的器件具備如下優(yōu)勢(shì)：

　　• 更多SDRAM控制器
　　• 更寬的SDRAM端口
　　• 更快的存儲(chǔ)器端口