基于電子記帳控稅終端機(jī)設(shè)計(jì)的片上系統(tǒng)SOC芯片研究

1 引 言

電子記帳控稅終端機(jī)屬于高度安全和可靠的產(chǎn)品，關(guān)系到信息安全和金融安全，長期使用國外的核心器件將給國家安全帶來嚴(yán)重隱患。擁有自主知識(shí)產(chǎn)權(quán)的嵌入式處理器、專用芯片及其嵌入式操作系統(tǒng)已成為振興我國電子行業(yè)的當(dāng)務(wù)之急。

目前國家正在大力發(fā)展金稅工程，本文作者參與了針對電子記帳控稅終端機(jī)設(shè)計(jì)的片上系統(tǒng)(System on Chip，SOC)芯片的研究。

2 總體方案

本SoC芯片是面向電子記帳終端設(shè)備而設(shè)計(jì)的符合國家電子記帳終端設(shè)備標(biāo)準(zhǔn)的高性能嵌入式的系統(tǒng)芯片，其中以32位的SPARC V8架構(gòu)的處理器為內(nèi)核，集成了符合ISO7816標(biāo)準(zhǔn)的智能卡控制器和符合ISO7811／2標(biāo)準(zhǔn)的磁卡控制器接口等外圍設(shè)備。他的應(yīng)用既降低了電子記帳終端設(shè)備的成本，又大大提高了系統(tǒng)的可靠性。

2．1 SoC的結(jié)構(gòu)

本SoC芯片內(nèi)部采用可裁減的總線式結(jié)構(gòu)，選用ARM公司的AMBA總線作為SoC內(nèi)部總線，總線上各個(gè)模塊采用統(tǒng)一的接口方式和總線連接，從而實(shí)現(xiàn)了模塊開發(fā)的標(biāo)準(zhǔn)化，降低了開發(fā)的工作量。本SoC芯片的結(jié)構(gòu)如圖1所示。

本SoC采用Harvard結(jié)構(gòu)，地址總線和數(shù)據(jù)總線分開，分別連接到獨(dú)立的cache控制器上。指令cache和數(shù)據(jù)cache均為直接映射cache，配置各為4 kB；各部分的功能簡述如下：

(1)32位整型數(shù)處理單元(Integer Unit，IU)支持SPARC V8指令集。IU的主要功能是執(zhí)行整數(shù)運(yùn)算、計(jì)算要訪問的存儲(chǔ)器的地址，另外他也支持指令計(jì)數(shù)器和控制指令的執(zhí)行。IU具有以下特點(diǎn)：

①5級(jí)單一指令流水；

②單獨(dú)的指令cache和數(shù)據(jù)cache；

③標(biāo)準(zhǔn)的8個(gè)寄存器窗口；

④硬件乘法、除法器；

⑤帶40位累加器的16×16位MAC。

(2)浮點(diǎn)運(yùn)算單元(Floating Point Unit，F(xiàn)PU)提供遵循SPARC V8標(biāo)準(zhǔn)的全部浮點(diǎn)指令，其浮點(diǎn)數(shù)據(jù)的格式和浮點(diǎn)指令遵循ANSI／IEEE 754-1985標(biāo)準(zhǔn)，F(xiàn)PU連接在IU上。FPU有32個(gè)32 b的浮點(diǎn)寄存器。芯片使用標(biāo)準(zhǔn)的LD／ST指令在FPU和存儲(chǔ)器之間移動(dòng)數(shù)據(jù)。存儲(chǔ)器地址由IU計(jì)算，浮點(diǎn)操作指令完成浮點(diǎn)算術(shù)運(yùn)算。

內(nèi)部的AMBA總線包括2種總線：AHB和APB。APB總線用來訪問片內(nèi)外設(shè)的寄存器；AHB總線用作高速數(shù)據(jù)傳輸。AHB總線連接處理器cache控制器和其他的高速單元，IU是總線上惟一的主控單元。AHB總線從屬單元有：存儲(chǔ)器控制器、AHB／APB轉(zhuǎn)換橋等。AHB／APB轉(zhuǎn)換橋作為一個(gè)從屬設(shè)備連接在AHB總線上，是APB總線惟一的主控單元，處理器通過AHB／APB橋訪問大部分片內(nèi)外設(shè)。

(3)SOC的片上外設(shè)，智能卡控制器(Smartcard controller)：符合ISO7816標(biāo)準(zhǔn)：

磁條卡控制(magnetic stripe card Controller)：符合ISO7811／2標(biāo)準(zhǔn)；

通用輸入輸出接口(GPIO)：共80個(gè)GPIO端口；