嵌入式MIPS32 M4K處理器內(nèi)核SRAM接口應(yīng)用

在微控制器尺寸和成本的限制下，M4K內(nèi)核內(nèi)部不支持指令高速緩存(I-cache)或數(shù)據(jù)高速緩存(D-cache)的標(biāo)準(zhǔn)功能。本文重點(diǎn)討論的一個(gè)內(nèi)容--SRAM接口，這是MIPS32 M4K內(nèi)核的一個(gè)標(biāo)準(zhǔn)功能。

　　M4K內(nèi)核SRAM接口基本描述
　　M4K內(nèi)核SRAM接口是M4K內(nèi)核的通用高速存儲(chǔ)器接口。它可為指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器路徑提供低延遲接口，支持單周期和多周期存儲(chǔ)器存取。 必須指出，SRAM接口不能直接與外部存儲(chǔ)器件連接，若要實(shí)現(xiàn)外部存儲(chǔ)連接，需使用一個(gè)外部存儲(chǔ)控制器。必須使用固定映射表(FMT)和SRAM接口，以提供完整的存儲(chǔ)器控制邏輯。一種是置于CPU與主存間的高速緩存，它有兩種規(guī)格：一種是固定在主板上的高速緩存(Cache Memory );另一種是插在卡槽上的COAST(Cache On A Stick)擴(kuò)充用的高速緩存，另外在CMOS芯片1468l8的電路里，它的內(nèi)部也有較小容量的128字節(jié)SRAM，存儲(chǔ)我們所設(shè)置的配置數(shù)據(jù)。還有為了加速CPU內(nèi)部數(shù)據(jù)的傳送，自80486CPU起，在CPU的內(nèi)部也設(shè)計(jì)有高速緩存，故在Pentium CPU就有所謂的L1 Cache(一級(jí)高速緩存)和L2Cache(二級(jí)高速緩存)的名詞，一般L1 Cache是內(nèi)建在CPU的內(nèi)部，L2 Cache是設(shè)計(jì)在CPU的外部，但是Pentium Pro把L1和L2 Cache同時(shí)設(shè)計(jì)在CPU的內(nèi)部，故Pentium Pro的體積較大。Pentium II又把L2 Cache移至CPU內(nèi)核之外的黑盒子里。SRAM顯然速度快，不需要刷新的操作，但是也有另外的缺點(diǎn)，就是價(jià)格高，體積大，所以在主板上還不能作為用量較大的主存。

　　雙模操作

　　SRAM接口的初始配置稱為雙模。在這種模式下，指令和數(shù)據(jù)通道彼此隔離。數(shù)據(jù)有獨(dú)立的讀寫總線(D-SRAM)，還有D-SRAM接口控制信號(hào)和一個(gè)獨(dú)立的指令側(cè)(I-SRAM)接口，以及其互補(bǔ)I-SRAM控制信號(hào)。

　　雙模有助于I-SRAM和D-SRAM接口的同步處理，消除任何可能出現(xiàn)在公用總線接口上的延遲，防止其減緩程序的執(zhí)行。在這個(gè)模式下，內(nèi)核可達(dá)到1.5 DMIPS/MHz的標(biāo)稱性能。雙模結(jié)構(gòu)如圖1所示。

　　標(biāo)準(zhǔn)模式

　　標(biāo)準(zhǔn)模式是標(biāo)準(zhǔn)接口的一個(gè)配置選項(xiàng)，在這種模式下，為了節(jié)省必須從內(nèi)核發(fā)送的信號(hào)總數(shù)，I-SRAM和D-SRAM信號(hào)合并在一起。除了數(shù)據(jù)寫總線外，D-SRAM接口是完全禁用的，所有數(shù)據(jù)讀周期都自動(dòng)改變方向，以使用I-SRAM讀總線。

　　在該模式中，內(nèi)核的平均性能大概是1.2 DMIPS/MHz。然而，由SRAM接口內(nèi)核暴露的活躍信號(hào)總數(shù)是122個(gè)，比雙模節(jié)省87個(gè)信號(hào)。減少接口使用的活躍信號(hào)數(shù)量，對(duì)于成本非常有限、總裸片面積比絕對(duì)性能更重要的設(shè)計(jì)來說，是一種更經(jīng)濟(jì)有效的方式。

　　SRAM接口標(biāo)準(zhǔn)模式如圖2所示。