新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > 嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

作者: 時間:2010-01-25 來源:網(wǎng)絡(luò) 收藏
80C186XL16位微處理器是Intel公司在微處理器市場的上導(dǎo)產(chǎn)品之一,已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該微處理器片內(nèi),集成有 RCU單元,即刷新控制單元。RCU單元可以自動產(chǎn)生刷新總線周期,它工作于微處理器的增益模式下。經(jīng)適當(dāng)編程后,RCU將向?qū)⑻幚砥鞯腂IU(總線接口)單元產(chǎn)生存儲器讀請求。對微處理器的存儲器范圍編程后,BIU單元執(zhí)行刷新周期時,被編程的存儲器范圍片選有效。

  存儲器是嵌入式計算機(jī)的重要組成部分之一。通常采用靜態(tài)存儲器,但是在需要大容量存儲器的情況下,這種方式將使成本猛增。如果采用DRAM存儲器,則可以大幅度降低設(shè)計成本;但DRAM有復(fù)雜的時序要求,給系統(tǒng)設(shè)計帶來了很大的困難。

本文引用地址:http://m.butianyuan.cn/article/152121.htm

  為了方便地使用DRAM,降低系統(tǒng)成本,本文提出一種新穎:利用80C186XL的時序特征,采用技術(shù),并使用VHDL語言設(shè)計實現(xiàn)DRAM

  一、80C186XL RCU單元的資源

  80C186XL的BIU單元提供20位地址總線,RCU單元也為刷新周期提供20位地址總線。80C186XL能夠產(chǎn)生刷新功能,并將刷新狀態(tài)編碼到控制信號中。

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

  圖1是RCU單元的方框圖。它由1個9位遞減定時計數(shù)器、1個9位地址計數(shù)器、3個控制寄存器和接口邏輯組成。當(dāng)RCU使能時,遞減定時計數(shù)器每一個CLKOUT周期減少1次,定時計數(shù)器的值減為1時,則產(chǎn)生刷新總線請求,遞減定時計數(shù)器重載,操作繼續(xù)。刷新總線周期具有高優(yōu)先級,旦80C186XL總線有空,就執(zhí)行刷新操作。

  設(shè)計者可將刷新總線周期看成是“偽讀”周期。刷新周期像普通讀周期一樣出現(xiàn)在80C186XL總線上,只是沒有數(shù)據(jù)傳輸。從引腳BHE/RFSH和A0的狀態(tài)可以判別刷新周期,如表1所列。刷新總線周期的時序要求如圖2所示。

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

  表1 刷新周期的引腳狀態(tài)

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

  

linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)

上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉