應用于頻率合成器的寬分頻比CMOS可編程分頻器設計

0 引言
高速、寬分頻范圍的可編程頻率分頻器設計一直是射頻頻率綜合器設計中的難點，它的工作速度限制了頻率合成器輸出信號的最高頻率，它的相位噪聲影響頻率合成器的帶內(nèi)相位噪聲。文中設計的可編程分頻器應用于移動數(shù)字電視接收機調(diào)諧芯片，該芯片兼容了DVB-H、DAB標準，接收的頻段覆蓋了460～900 MHz，1 400～1 500 MHz這兩個頻段。根據(jù)整個芯片的系統(tǒng)方案設計，可編程分頻器的工作頻率為2．4～4．0 GHz，實現(xiàn)的分頻比范圍為240～400，且為連續(xù)的。目前高速可編程分頻器主要包括基于雙模預分頻的吞脈沖分頻器和基于基本分頻單元的多模分頻器兩種結(jié)構，前者因高速、結(jié)構簡單等特點，被廣泛應用在射頻頻率綜合器當中，同時，整個可編程分頻器單元模塊都采用基于源極耦合(SCL)結(jié)構的模擬電路實現(xiàn)，相對于在低頻分頻部分采用數(shù)字標準單元具有噪聲低、版圖面積小等優(yōu)點。檢測和置數(shù)邏輯時序的設計是可編程分頻器設計的重點，它直接影響到分頻器的工作頻率。本文中提出一種新的檢測和置數(shù)邏輯及電路實現(xiàn)，使得整個可編程分頻器的工作頻率提高了1倍。本文首先給出r可編程分頻器設計的整體結(jié)構，著重描述了可編程分頻器檢測和置數(shù)邏輯電路的改進方案；最后，給出了版圖設計以及電路后仿真結(jié)果。

1 可編程分頻器的結(jié)構
1．1 整體結(jié)構設計
基于雙模預分頻器的可編程分頻器結(jié)構如圖1所示，它由3部分構成：N／N+1雙模前置預分頻器、可編程計數(shù)器、吞脈沖計數(shù)器。

輸入的頻率首先經(jīng)過預分頻器進行分頻，分頻比由吞脈沖計數(shù)器S給出一個信號Mode進行控制?？删幊逃嫈?shù)器P和吞脈沖計數(shù)器S同時開始減計數(shù)，當S計數(shù)器減計數(shù)減為0時，雙模預分頻器分頻比由N+1變?yōu)镹，S計數(shù)器停止計數(shù)，P計數(shù)器繼續(xù)減計數(shù)；當P計數(shù)器減計數(shù)到0時，通過反饋回路使P，S計數(shù)器重新置數(shù)，開始新一輪的計數(shù)。因此在每一次計數(shù)過程中首先進行了S次N+1分頻，再進行了P-S次N分頻，故輸出信號為：

分頻比M=PN+S。
根據(jù)調(diào)諧器芯片系統(tǒng)所需要的頻率合成范圍及精度要求以及采用的TSMC 0．13／μm工藝，該設計將雙模前置分頻器設計為4／5雙模分頻器，P計數(shù)器為7位、S計數(shù)器為2位。因此該可編程分頻器可實現(xiàn)的最大分頻比為515。
1．2 4／5預分頻器結(jié)構
4／5預分頻器采用同步計數(shù)結(jié)構，其結(jié)構如圖2所示，由3個SCL結(jié)構的D觸發(fā)器和兩個與非門構成。Mode信號為分頻比控制信號，當Mode為“1”時，預分頻器分頻比為5，當Mode為“0”時，預分頻器分頻比為4。由于4／5預分頻器直接工作在VCO的輸出頻率下，是整個可編程分頻器工作頻率最高的部分，因此這部分的電路設計主要偏重于速度，其功耗是最高的。這部分電路采用SCL結(jié)構的模擬電路來實現(xiàn)，SCL結(jié)構的電路由開關管對尾電流的導通控制來實現(xiàn)邏輯電平的轉(zhuǎn)換，其工作速度高，滿足設計的要求。D觸發(fā)器由時鐘反連的2個D鎖存器構成，同時為了減少門延遲以提高工作速度以及降低功耗，將與非邏輯門集成于D觸發(fā)器內(nèi)，帶有與非邏輯的D觸發(fā)器電路如圖3所示。

1．3 可編程計數(shù)器和吞脈沖計數(shù)器設計
可編程計數(shù)器P和吞脈沖計數(shù)器S工作在分頻器頻率較低的頻段，采用簡單的異步計數(shù)器結(jié)構實現(xiàn)分頻功能。這部分的電路一般有兩種實現(xiàn)方式：模擬電路和數(shù)字電路，在該設計采用基于SCL的模擬電路來實現(xiàn)，相對于數(shù)字電路實現(xiàn)雖然消耗了一定的靜態(tài)功耗，但電路噪聲很低，版圖面積小，性能更加好。整個可編程分頻器結(jié)構如圖4所示。

其中P計數(shù)器部分由7個帶置數(shù)功能的D觸發(fā)器構成；S計數(shù)器部分由2個相同的D觸發(fā)器構成，另外包括2個與非門構成反饋邏輯控制預分頻器的分頻比；檢測和置數(shù)邏輯電路由5個與門和1個或門構成。D觸發(fā)器和邏輯門電路都是由基于SCL結(jié)構的模擬電路實現(xiàn)，全差分結(jié)構。在P計數(shù)器和S計數(shù)器中，每個D觸發(fā)器構成一個2分頻器，每個2分頻器再級聯(lián)。檢測和置數(shù)邏輯的功能是使得P計數(shù)器和S計數(shù)器計數(shù)完后自動置數(shù)，這部分的設計很關鍵，直接影響了整個分頻器的工作頻率，在本文中提出了一種新的檢測和置數(shù)邏輯，提高了分頻器的工作性能和工作頻率。以下通過對比傳統(tǒng)的檢測置數(shù)邏輯和改進后的檢測與置數(shù)邏輯來說明改進后的優(yōu)勢。