新聞中心

EEPW首頁 > 手機與無線通信 > 設計應用 > 基于Wishbone總線的UART IP核設計

基于Wishbone總線的UART IP核設計

作者: 時間:2011-03-21 來源:網(wǎng)絡 收藏

摘要:介紹了一種 核的方法。該采用了自頂向下的模塊化劃分和有限狀態(tài)機相結合的方法,由于其應用了標準的接口,從而使微機系統(tǒng)與串行設備之間的通信更加靈活方便。驗證結果表明,這種新的架構是有效的。
關鍵詞:;有限狀態(tài)機;

隨著集成電路與嵌入式技術的發(fā)展與廣泛應用,許多嵌入式系統(tǒng)都需要進行串行通信,因此在片上嵌入式系統(tǒng)芯片中集成uART(通用異步接發(fā)裝置)的核已成為一種趨勢。
IP核復用技術的集成電路設計中,片上總線的選取是最為關鍵的問題。目前,許多廠商已經(jīng)開發(fā)了適用于各自片上總線標準的 IP核,例如AMBA總線的UART IP核、基于CoreConnect總線的UART IP核等。如果用戶要使用這些商業(yè)化的UART核,則需要得到授權。因此從成本、性能、開放性的角度來看,采用開源、易于實現(xiàn)的Wishbone總線標準設計出的UART IP核將會擁有廣泛的市場。

1 UART IP核的設計原理
1.1 UART工作原理
通用非同步收發(fā)裝置(UART)是計算機進行串行通信的重要組成部分。它將微機系統(tǒng)內(nèi)部傳送過來的并行數(shù)據(jù)轉換為串行輸出數(shù)據(jù)流,以電平的形式傳輸出去;將微機系統(tǒng)外部傳送來的串行數(shù)據(jù)轉換為字節(jié),供微機系統(tǒng)內(nèi)部使用并行數(shù)據(jù)的器件使用;在輸出的串行數(shù)據(jù)流中加入奇偶校驗位,并對從外部接收的數(shù)據(jù)流進行奇偶校驗;在輸出數(shù)據(jù)流中加入啟停標記,并從接收數(shù)據(jù)流中刪除狀態(tài)標記。
對于UART而言,總線上的所有信號都是至關重要的。這些信號包括所需的控制信息和數(shù)據(jù)。因此總線接口的設計決定著UART的設計細節(jié)。本設計采用Wishbone總線作為UART核與微機系統(tǒng)進行通信的主機接口。UART核的接口信號如圖1所示。

本文引用地址:http://m.butianyuan.cn/article/156564.htm

a.jpg


1.2 Wishbone總線接口
在集成電路設計領域,Wishbone總線結構是一種靈活、開源的設計方法。其目的是促進設計的再利用,簡化系統(tǒng)級芯片的集成問題。通過在IP核之間創(chuàng)建一個總線接口,從而將各個IP核能方便地進行連接。這就提高了設計的可復用性和系統(tǒng)的可靠性,加快了產(chǎn)品推向市場的速度。在此之前,IP核之間都是使用非標準的總線規(guī)范進行連接的,這就難以實現(xiàn)復用。因此采用標準化的E總線結構設計IP核,已成為IC設計行業(yè)的主流。
在設計中,Wishbone總線為微機系統(tǒng)和UART控制器提供了操作接口。Wishbone總線接口的主要功能是協(xié)調處理器和UART核之間的信號,使處理器能正確地使用UART核進行數(shù)據(jù)通信。


上一頁 1 2 3 4 下一頁

評論


相關推薦

技術專區(qū)

關閉