3G中的CMOS基RF集成

用戶需要更小更便宜的手機,在手持裝置中得到快速服務(wù)和更多功能。這正在促使業(yè)界加速創(chuàng)新解決方案,降低成本使產(chǎn)品盡快上市。這種外加壓力,使制造商重新考慮解決這些問題的技術(shù)。

　　硅技術(shù)和集成關(guān)鍵元件單元(如RF 收發(fā)器)能降低產(chǎn)品尺寸和成本。

　　蜂窩標準(如GSM)的嚴格性能要求,以前限制了RF收發(fā)器集成,迫使采用替代技術(shù)(如SiGe BiCMOS或雙極)。現(xiàn)在,GSM/GPRS CMOS收發(fā)器普及率增加,使選擇CMOS RF技術(shù)增加了成熟性。

　　盡管CMOS RF收發(fā)器設(shè)計提供有力的、使人信服的優(yōu)點,但設(shè)計工程師在開發(fā)手持WCDMA、EDGE、GPRS/GSM標準高集成度多模收發(fā)器時,必須克服結(jié)構(gòu)和電路設(shè)計問題。投入時間和精力采用CMOS開發(fā)多模應(yīng)用的RF收發(fā)器是值得的,市場的回答也是肯定的。

　　多模發(fā)展趨勢

　　為使全球經(jīng)營者容納不同的蜂窩架構(gòu),手機制造商把多種無線蜂窩技術(shù) (多模)結(jié)合在一個器件中,為特殊市場提供最好的買點方案。例如,市場上支持EDGE的手機數(shù)增加,具有向后與GSM/GPRS服務(wù)兼容。同樣,未來3G 手機除EDGE/GPRS/GSM技術(shù)外,將支持WCDMA。全球漫游需要5個頻段：GSM-850MHz,E-GSM-900MHz,DCS- 1800MHz,PCS-1900MHz和UMTS-2100MHz。手機設(shè)計師必須考慮所有這些要求,并滿足用戶對低成本和形狀因數(shù)產(chǎn)品的要求。

　　硅集成和模塊集成促進多模功能。大多數(shù)的多模平臺組合獨立的無線子系統(tǒng),例如,支持GSM/GPRS和WCDMA的多模電話可具有一個帶GSM /GPRS收發(fā)器WCDMA收發(fā)器,以及RF前端和無源元件單元,以便支持兩個模式和頻段(見圖1)。這種方法最實用,因為GSM/GPRS和WCDMA 信道位率是基于不同基準時鐘頻率(分別為13MHz/26MHz和19.2MHz)。一般的GSM/GPRS發(fā)送器結(jié)構(gòu)(如OPLL)不能直接加到 WCDMA。在該實例中,降低多模設(shè)計元件數(shù)和成本,需要較高的集成度和創(chuàng)新的RF技術(shù)。

圖1 采用分離3G和2G無線技術(shù)的典型3G多模/多頻段 RF設(shè)計

圖2 單片4頻段GSM/GPRS CMOS收發(fā)器框圖

　　多RF前端系統(tǒng)集成方案

　　4頻段GSM/GPRS系統(tǒng)的RF前端設(shè)計方案示于圖2,用一個高集成度單片CMOS收發(fā)器。天線開關(guān)模塊連接到發(fā)送和接收通路,對每個GSM 頻段用接收器SAW濾波器和相關(guān)的匹配電路。發(fā)送通路至少需要兩個PA：一個PA用于GSM-850MHz和E-GSM-900MHz頻段,第2個PA用于1.8GHz DCS和1.9GHz頻段。

　　很多可用的集成RF前端模塊可降低元件數(shù)并簡化設(shè)計。它們包括帶動率放大器和功率控制邏輯功能(PA模塊)的模塊和帶PA及開關(guān)功能發(fā)送模塊 。在接收端,由SAW濾波器單元和帶多路開關(guān)和接收濾波器的RF前端模塊組成。

　　與圖2中的GSM/GPRS系統(tǒng)相比,圖1 3G多模系統(tǒng)的更復(fù)雜前端設(shè)計支持2.5G和3G RF信號傳輸。增加多路轉(zhuǎn)換器是必須的,因為WCDMA是基于頻分雙工,發(fā)送器和接收器是同時開關(guān)轉(zhuǎn)換。然而,像GSM/GPRS那樣,經(jīng)濟定標將帶來前端元件集成。

　　當(dāng)今蜂窩基站結(jié)構(gòu)分成兩種：基帶功能分成分離模擬和數(shù)字基帶芯片或單片高集成CMOS SoC器件(包含實現(xiàn)模式和數(shù)字功能)。因為,每種方法具有截然不同的優(yōu)點,所以在兩種分配方法之間進行選擇,取決于為大多數(shù)經(jīng)濟平臺方案選擇未來集成路線等因素。

　　盡管單片方法節(jié)省PCB真正的面積,但用分離的模擬和數(shù)字基帶芯片,對于集成是最可取的道路,因為它使模擬基帶功能與實現(xiàn)數(shù)字基帶的“純”數(shù)字電路隔離。兩片方案也能使數(shù)字基帶定標更小的CMOS幾何尺寸,同時集成其CMOS平臺元件(如應(yīng)用處理器,圖像處理器,存儲器)

　　基帶結(jié)構(gòu)的一種趨勢是簡單地去掉模擬基帶芯片,于是使數(shù)字基帶功能集成最佳,同時簡化無線到基帶芯片接口設(shè)計。此方法在無線和數(shù)字基帶之間,采用一個高速數(shù)字接口。可以規(guī)定此接口為串行或并行。串行接口降低了器件引腳數(shù),但增加了高速緩沖器芯片上的晶體管數(shù)。并行接口增加引腳數(shù)和封裝尺寸,但在硅中可更有效地實現(xiàn)。

　　現(xiàn)在,DigRF Standards Body 為2.5G規(guī)定了標準高速串行接口規(guī)范(見圖3)。當(dāng)支持數(shù)字接口時,無線設(shè)計將增加復(fù)雜性。它不僅僅必須執(zhí)行模擬到數(shù)字和數(shù)字到模擬的轉(zhuǎn)換,而且必須有接口邏輯來處理基帶的數(shù)字通信。用CMOS工藝技術(shù)比其他工藝更容易、更經(jīng)濟地實現(xiàn)這些功能。

圖3 無線和數(shù)字基帶之間的2G DigRF接口

圖4 單片4頻段CMOS收發(fā)器框圖