集成MOSFET驅(qū)動(dòng)器的全橋移相控制器-LM5046

摘要：新推出的全橋移相控制器LM5046，全橋變換器的全部功能，LM5046組成的全橋DC-DC基本電路，內(nèi)部等效電路。而其具備28個(gè)PIN腳功能，文中一一有分解說(shuō)明。
關(guān)鍵詞：全橋移相控制器L345046；28個(gè)PIN腳功能

1 LM5046的功能
新推出的全橋移相控制器LM5046，包含執(zhí)行全橋變換器的全部功能，它既可以按電流型工作，也可以按電壓型工作，它放置于DC-DC的初級(jí)側(cè)工作，具有100V的高壓?jiǎn)?dòng)源，它提供具有2A驅(qū)動(dòng)的高邊及低邊柵驅(qū)動(dòng)器。直接驅(qū)動(dòng)外部四支組成全橋拓?fù)涞?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/MOSFET">MOSFET，同時(shí)加入了對(duì)二次側(cè)同步整流MOSFET的驅(qū)動(dòng)信號(hào)，由外部電阻調(diào)節(jié)前沿及后沿的主控與同步驅(qū)動(dòng)間的死區(qū)時(shí)間，其它特色有逐個(gè)電流式限流保護(hù)，打嗝模式重新起動(dòng)，最高振蕩頻率為2MHz，可以外同步。芯片還有過(guò)熱保護(hù)功能。在UVLO和打嗝模式下禁止同步整流信號(hào)。反饋系統(tǒng)有寬帶光耦接口，其驅(qū)動(dòng)二次側(cè)同步整流信號(hào)不用變壓器而采用隔離信號(hào)傳輸器件Si8420BB，簡(jiǎn)化了設(shè)計(jì)及裝配，LM5046組成的全橋DC-DC基本電路如圖1。

其28個(gè)PIN腳功能如下：
1PIN UVLO線(xiàn)路欠壓閂鎖端，外部用一個(gè)電阻分壓器從Uin接至GND，設(shè)置關(guān)斷點(diǎn)及待機(jī)比較器電平。當(dāng)UVLO達(dá)到0．4V時(shí)，VCC和VREF被禁止。在1．25V時(shí)，SS端重新起動(dòng)，控制器開(kāi)始工作。窗口設(shè)置由內(nèi)部20μA電流漏及外部電阻分壓器決定。
2PIN OVP／OTP過(guò)壓保護(hù)端，用一個(gè)外部分壓器從Uin到GND設(shè)置過(guò)壓條件的關(guān)斷點(diǎn)。此外，在外部加一支NTC熱檢測(cè)分壓器，用來(lái)設(shè)置過(guò)熱保護(hù)點(diǎn)的溫度，閾值為1．25V，窗口由內(nèi)部20μA電流源及外部電阻分壓器決定。
3PIN RAMP送至PWM比較器．調(diào)制斜波給PWM比較器，此斜波可以是由初級(jí)電流或與初級(jí)電壓成比例的預(yù)置信號(hào)，將此端復(fù)位到GND時(shí)將終止每一個(gè)周期。
4PIN CS電流檢測(cè)輸入，如果CS端電平超出750mY，則PWM輸出脈沖將終止，進(jìn)入逐個(gè)周期式限流，一個(gè)內(nèi)部開(kāi)關(guān)保持CS端在低電平停留40ns，隨后輸出開(kāi)關(guān)電平變?yōu)楦唠娖?，用于消隱前沿傳輸。
5PIN SLOPE斜率補(bǔ)償電流，一個(gè)從0～100μA上斜電流源用來(lái)提供斜率補(bǔ)償(電流型工作時(shí))，該端可以通過(guò)一支合適的電阻接到CS端來(lái)提供斜率補(bǔ)償。如果不需要斜率補(bǔ)償，將其接至GND。
6PIN COMP輸入到脈沖寬度調(diào)制器，外部光耦接到此端，給出的電流送至內(nèi)部NPN晶體管的電流鏡，PWM的占空比在零輸入時(shí)為最大，達(dá)到1mA時(shí)，占空比減到0。電流鏡改善了頻率響應(yīng)，減少了經(jīng)過(guò)光耦的交流電壓。
7PIN REF 5V基準(zhǔn)電壓源，最大供出15mA電流，用0．1μF電容在外部旁路。
8PIN RT／SYNC振蕩器頻率設(shè)置及外同步控制，外部用一支電阻接于RT和AGND端設(shè)置振蕩器頻率。外同步采用AC耦合法，將同步脈沖加到RT／SYNC端，正常同步電平為1．5～2V。
9PIN AGND模擬GND，其與功率GND直接單獨(dú)連接。
10PIN DR1同步整流器前沿延遲，將一支電阻接于RD1到AGND。設(shè)置從SR1的下降沿的延遲，或SR2與HO2／LO1的上升沿(或HO1／LO2)。
11PIN RD2同步整流器后沿延遲。將一支電阻接于RD2到AGND，設(shè)置從HO1／LO2下降沿的延遲(或LO2／HO1)，以及SR2或SR1相應(yīng)的上升沿的延遲。