基于VHDL/CPLD的I2C串行總線控制器設(shè)計及實現(xiàn)

　　I2C(Inter IC BUS)是Philips公司開發(fā)的用于芯片之間連接的總線。 I2C總線用兩根信號線進(jìn)行數(shù)據(jù)傳輸，一根為串行數(shù)據(jù)線(SDA)，另一根為串行時鐘線(SCL)。I2C總線允許若干兼容器件(如存儲器、A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、LCD驅(qū)動器等)共享總線。I2C總線理論上可以允許的最大設(shè)備數(shù)，是以總線上所有器件的總電容(其中包括連線本身的電容和連接端的引出電容)不超過400pF為限，總線上所有器件依靠SDA線發(fā)送的地址信號尋址，不需要片選線。任何時刻總線只能由一個主器件控制，各從器件在總線空閑時啟動數(shù)據(jù)傳輸。I2C總線數(shù)據(jù)傳輸?shù)臉?biāo)準(zhǔn)模式速率為100kbps，快速模式速率為400kbps，高速模式速率為3.4Mbps。

　　用VHDL和CPLD設(shè)計數(shù)字系統(tǒng)具有傳統(tǒng)方法無可比擬的優(yōu)越性，它已經(jīng)成為大規(guī)模集成電路設(shè)計最為有效的一種手段。為簡單起見，本文采用VHDL設(shè)計標(biāo)準(zhǔn)模式的I2C總線控制電路。

　　1 I2C總線上的數(shù)據(jù)傳輸

　　I2C總線包含時鐘線SCL和數(shù)據(jù)線SDA兩條連線，SCL由主機(jī)產(chǎn)生。I2C總線的數(shù)據(jù)傳輸流程如圖1所示。其傳輸過程為：首先主機(jī)產(chǎn)生起始位，然后傳送第一個字節(jié)。8位數(shù)據(jù)中首先傳送的是數(shù)據(jù)的最高位MSB，最低位LSB為讀寫指示位，1表示主機(jī)讀，0表示主機(jī)寫，高7位地址可使主機(jī)尋址128個從器件。

　　從機(jī)收到第一字節(jié)數(shù)據(jù)后發(fā)響應(yīng)位，主機(jī)收到響應(yīng)位后接著發(fā)送第二個字節(jié)的數(shù)據(jù)。數(shù)據(jù)發(fā)送完畢后產(chǎn)生結(jié)束位，數(shù)據(jù)傳送結(jié)束。數(shù)據(jù)傳送時，只有時鐘SCL為低電平時SDA才允許切換，SCL為高電平時SDA必須穩(wěn)定，此時SDA的電平就是總線轉(zhuǎn)送的數(shù)值。

在SCL為高電平時，SDA線由高到低切換表示起始位，SDA線由低到高切換表示停止位。起始位和停止位由主機(jī)產(chǎn)生，在起始位產(chǎn)生后總線處于忙狀態(tài)，停止位出現(xiàn)并經(jīng)過一定時間后總線進(jìn)入空閑狀態(tài)。發(fā)送器每發(fā)送一個字節(jié)后，接收器必須產(chǎn)生一個響應(yīng)位。響應(yīng)位的驅(qū)動時鐘由主機(jī)產(chǎn)生則接收器將SDA線拉低產(chǎn)生響應(yīng)位。如果主機(jī)是接收器，則接收最后一個字節(jié)時，響應(yīng)位為1，通知從機(jī)結(jié)束發(fā)送，否則響應(yīng)位為0。當(dāng)從機(jī)不能響應(yīng)從機(jī)地址(例如它正在執(zhí)行一些實時函數(shù)，不能接收或發(fā)送)時，或響應(yīng)了從機(jī)地址但在傳輸一段時間后不能接收更多的數(shù)據(jù)字節(jié)，此時從機(jī)可以通過響應(yīng)位為1通知主機(jī)終止當(dāng)前的傳輸，于是主機(jī)產(chǎn)生一個停止位終止傳輸，或者產(chǎn)生重復(fù)開始位開始新的傳輸。

　　SDA線上傳送的數(shù)據(jù)必須為8位，每次傳送可以發(fā)送的字節(jié)數(shù)量不受限制。如果從機(jī)要完成一些其他功能(例如執(zhí)行一個內(nèi)部中斷服務(wù)程序)才能接收或發(fā)送下一個數(shù)據(jù)字節(jié)，則從機(jī)可以使SCL維持低電位，迫使主機(jī)進(jìn)入等待狀態(tài)。從機(jī)準(zhǔn)備好接收或發(fā)送下一個數(shù)據(jù)字節(jié)時，釋放SCL，數(shù)據(jù)傳輸繼續(xù)。

　　SDA和SCL都是雙向線路，使用時通過上拉電阻連接到電源?？偩€空閑時這兩條線路都是高電平，連接到總線的器件的輸出級必須是漏極開路或集電極開路，這樣總線才能執(zhí)行“線與”的功能。