基于ARM+FPGA的重構(gòu)控制器設(shè)計(jì)

摘要：為滿足可重配置系統(tǒng)的靈活性要求，介紹了一種“ARM處理器+FPGA”結(jié)構(gòu)的重構(gòu)控制器的設(shè)計(jì)，提出由ARM微處理器通過模擬JTAG接口的FPGA在系統(tǒng)配置目標(biāo)可編程器件的方法。給出系統(tǒng)設(shè)計(jì)的硬件結(jié)構(gòu)，并詳細(xì)介紹了JTAG在系統(tǒng)配置FPGA的時(shí)序要求，以及在此結(jié)構(gòu)中如何利用IEEE JTAG1149．1邊界掃描測試技術(shù)和描述JTAG總線標(biāo)準(zhǔn)的XSVF格式配置文件來實(shí)現(xiàn)對目標(biāo)可編程器件進(jìn)行在系統(tǒng)配置。
關(guān)鍵詞：JTAG接口；FPGA；重構(gòu)；XSVF格式

可重構(gòu)技術(shù)是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。常規(guī)SRAM工藝的FPGA都可以實(shí)現(xiàn)重構(gòu)，利用硬件復(fù)用原理，本文設(shè)計(jì)的可重構(gòu)控制器采用ARM核微控制器作為主控制器，以FPGA芯片作為協(xié)處理器配合主控制器工作。用戶事先根據(jù)需求設(shè)計(jì)出不同的配置方案，并存儲在重構(gòu)控制器內(nèi)部的存儲器中，上電后，重構(gòu)控制器就可以按需求將不同設(shè)計(jì)方案分時(shí)定位到目標(biāo)可編程器件內(nèi)，同時(shí)保持其他部分電路功能正常，實(shí)現(xiàn)在系統(tǒng)靈活配置，提高系統(tǒng)工作效率。

1 SVF格式配置文件
很多嵌入式系統(tǒng)中都用到了FPGA／CPlD等可編程器件，在這些系統(tǒng)中利用SVF格式配置文件就可以方便地通過微控制器對可編程器件進(jìn)行重新配置。目前可編程芯片廠商的配套軟件都可以生成可編程器件的SVF格式配置文件，串行矢量格式(SVF)是一種用于說明高層IEEE 1149．1(JTAG)總線操作的語法規(guī)范。SVF由Texas Instruments開發(fā)，并已成為數(shù)據(jù)交換標(biāo)準(zhǔn)而被Teradyne，Tektronix等JTAG測試設(shè)備及軟件制造商采用。Xilinx的FPGA以及配置PROM可通過JTAG接口中TAP控制器接收SVF格式的編程指令。由于SVF文件由ASCII語句構(gòu)成，它要求較大的存儲空間，并且存儲效率很低，無法勝任嵌入式應(yīng)用。為了在嵌入式系統(tǒng)中充分利用其有限的存儲空間，并不直接利用SVF文件對可編程器件進(jìn)行在系統(tǒng)編程，而是將SVF文件轉(zhuǎn)換成另一種存儲效率比較高的二進(jìn)制格式的文件，把它存儲在數(shù)據(jù)存儲器中。Xilinx公司提供用于創(chuàng)建器件編程文件的iMPACT工具，該工具隨附于標(biāo)準(zhǔn)Xilinx ISETM軟件內(nèi)。iMPACT軟件能自動讀取標(biāo)準(zhǔn)的BIT／MCS器件編程文件，并將其轉(zhuǎn)換為緊湊的二進(jìn)制XSVF格式。
本設(shè)計(jì)是基于“ARM處理器+FPGA”結(jié)構(gòu)的重構(gòu)控制器，重構(gòu)控制器中的FPGA能夠根據(jù)ARM處理器傳送來的命令，對目標(biāo)可編程器件JTAG接口進(jìn)行控制，并負(fù)責(zé)解譯XSVF格式的配置文件信息，生成Xilinx器件所用的編程指令、數(shù)據(jù)和控制信號(TMs，TDI，TCK序列)向目標(biāo)可編程器件的JTAG TAP控制器們提供所需的激勵(lì)，從而執(zhí)行最初在XSVF文件內(nèi)指定的編程和(可選的)測試操作。使目標(biāo)可編程器件內(nèi)的TAP狀態(tài)機(jī)進(jìn)行狀態(tài)轉(zhuǎn)換，將指令和數(shù)據(jù)掃描到FPGA內(nèi)部邊界掃描電路指令寄存器和數(shù)據(jù)寄存器中。完成一次目標(biāo)可編程器件配置，實(shí)現(xiàn)用戶此時(shí)所要求功能，在下一時(shí)段，可根據(jù)用戶新的要求，調(diào)用重構(gòu)控制器內(nèi)部存儲器中不同方案在系統(tǒng)重新配置目標(biāo)可編程器件，這樣就實(shí)現(xiàn)了硬件復(fù)用，減少成本。

2 邊界掃描(JTAG)原理
2．1 JTAG接口基本結(jié)構(gòu)
JTAG(Joint Test Action Group，聯(lián)合測試行動小組)是一種國際標(biāo)準(zhǔn)測試協(xié)議(IEEE 1149．1兼容)，其工作原理是在器件內(nèi)部定義一個(gè)測試訪問端口(TestAccess Port，TAP)，通過專用的JTAG測試工具對內(nèi)部節(jié)點(diǎn)進(jìn)行測試和調(diào)試。TAP是一個(gè)通用的端口，外部控制器通過TAP可以訪問芯片提供的所有數(shù)據(jù)寄存器和指令寄存器?，F(xiàn)在JTAG接口還常用于芯片的在線配置(In-System Prograromable，ISP)，對PLD，F(xiàn)LASH等器件進(jìn)行配置。JTAG允許多個(gè)器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，實(shí)現(xiàn)對各個(gè)器件分別測試和在系統(tǒng)配置。